
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3958 |
[답변] idec 라이센스 서버 연결 확인
안녕하세요 첫번째 화면에 아무것도 없어서 전화로 확인 할 결과 정상적으로 연결.. |
관리자 | 21.07.27 | 34 |
| 3957 |
Cadence에서 digital cell을 만든 후 synopsys에서 DC와 ICC로 사용하는 방법 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence & Synopsys ED.. |
문병민 | 21.07.27 | 11 |
| 3956 |
[답변] Cadence에서 digital cell을 만든 후 synopsys에서 DC와 ICC로 사용하는 방..
IDEC 선혜승입니다 virtuoso 에서 만든 아날로그 블록은 l.. |
선혜승 | 21.07.27 | 24 |
| 3955 |
[답변] Cadence에서 digital cell을 만든 후 synopsys에서 DC와 ICC로 사용하는 방..
안녕하세요. 선혜승 연구원님. 답변 감사합니다. 현재 저희는 65nm 공정을 예약한 상태.. |
문병민 | 21.07.28 | 50 |
| 3954 |
xmodel virtuoso 연동 관련
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :XMODEL EDA Tool 버전(SCL/LCU/MGL.. |
안찬엽 | 21.07.27 | 33 |
| 3953 |
[답변] xmodel virtuoso 연동 관련
안녕하세요. IDEC 연구원 조인신입니다. pcell Eval Failed 가 뜨는 것은.. |
조인신 | 21.07.27 | 34 |
| 3952 |
[답변] xmodel virtuoso 연동 관련
안녕하세요 성균관대학교 김소영교수님 연구실 석사연구생 안찬엽입니다. 해당 .. |
안찬엽 | 21.07.27 | 13 |
| 3951 |
[답변] xmodel virtuoso 연동 관련
어제는 됐는데 오늘은 안되는 다는 것으로는 원인이 무엇인지 알 수 없습니다. too.. |
조인신 | 21.07.27 | 13 |
| 3950 |
[답변] xmodel virtuoso 연동 관련
안녕하세요 성균관대학교 김소영교수님 연구실 석사연구생 안찬엽입니다. .. |
안찬엽 | 21.07.27 | 10 |
| 3949 |
[답변] xmodel virtuoso 연동 관련
.cdsinit 파일에 문제가 있어서 그런 것이라면 이 파일을 다른 이름으로 복사한 후.. |
조인신 | 21.07.27 | 58 |
| 3948 |
SS28nm공정 pdk 사용 시기
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함.. |
윤상웅 | 21.07.27 | 15 |
| 3947 |
[답변] SS28nm공정 pdk 사용 시기
IDEC 선혜승입니다 모든 팀들의 nda 처리가 아직 되지 않.. |
선혜승 | 21.07.27 | 22 |
| 3946 |
Virtuoso GPDK 질문
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Cadence Virtuoso EDA Tool 버전(.. |
이병준 | 21.07.27 | 71 |
| 3945 |
[답변] Virtuoso GPDK 질문
안녕하세요. IDEC 연구원 조인신입니다. 무엇이 잘 못 설정되어 있는 것.. |
조인신 | 21.07.27 | 26 |
| 3944 |
[답변] Virtuoso GPDK 질문
안녕하세요, 답변 감사드립니다. 조인신 연구원님이 보내신 IV Curve가 제가 그린 IV Cu.. |
이병준 | 21.07.27 | 11 |
| 3943 |
[답변] Virtuoso GPDK 질문
이론 상처럼 IC Curve 가 되지는 않습니다. 시뮬레이션 결과가 맞는 것입니다. &n.. |
조인신 | 21.07.27 | 68 |
| 3942 |
StarRC Tcl_Init() 문제 관련하여 문의드립니다.
안녕하세요, 카이스트 정완영 교수님 연구실의 박창주 입니다. 다름이 아니고 .. |
박창주 | 21.07.26 | 8 |
| 3941 |
[답변] StarRC Tcl_Init() 문제 관련하여 문의드립니다.
안녕하세요. IDEC 연구원 조인신입니다. 해당 문제는 라이선스와는 무관한 상.. |
조인신 | 21.07.26 | 9 |
| 3940 |
cadence virtuoso 실행 관련 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC617 EDA Tool 버전(SCL/LC.. |
김주환 | 21.07.26 | 18 |
| 3939 |
[답변] cadence virtuoso 실행 관련 문의
안녕하세요. IDEC 연구원 조인신입니다. 사용하지 않는 Tool 이라면 환경 설정.. |
조인신 | 21.07.26 | 22 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


