통합검색

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Synopsys SCL EDA Tool 버전..

안녕하세요. IDEC 조인신입니다.     라이선스 파일에 ip 주소를 적는 부..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : synopsys centaurus TCAD EDA Too..

안녕하세요. IDEC 조인신입니다.     sprocess-python_all feature 는 IDE..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Sentaurus TCAD EDA Tool 버..

안녕하세요. KAIST IDEC 석은주입니다.   아래 메일 주신 내용 Synopsys사에 문..

   안녕하세요 일전에 연락드린 백록현 교수님 연구실 조건렬 입니다. 일전..

안녕하세요 IDEC 조일선입니다. 벤더사 답변을 받아 전달드리려고 합니다. 학교 이메일 ..

   jgr2811@postech.ac.kr 입니다. 해당 학교 이메일로 보내주시면 감사..

  안녕하세요 조일선 담당자님, 다름이 아니라 안내해주신 경로를 접속하는 방법이..

  안녕하세요 조일선 담당자님, 안내해주신 경로를 접속하였는데 아래와 같이 저희..

ip의 패키징 진행 중에 패키징 업체에서 요청한 정보가 있어서 문의드립니다. 여쭤볼 것..

ip   SF028 공정은 32n 90% shrink 공정입니다. Layout 상의 크기 보다 칩 제작시..

ip finish까지 완료됩니다. FE에서 합성은 하나의 verilog 파일에 현재 합성중인 Top 블..

ip finish까지 완료됩니다. FE에서 합성은 하나의 verilog 파일에 현재 합성중인 Top 블..

ip_finish단계에서 gds 출력후 RC Extraction, POST-STA 검증 후 merge 작업하면서 Dummy..

ip_finish단계에서 gds 출력후 RC Extraction, POST-STA 검증 후 merge 작업하면서 Dummy..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : LIBERATE231 EDA Tool 버전(..

안녕하세요. IDEC 조인신입니다.     GAA 3nm 공정에 대해선 IDEC 에서는 ..

ip_finish 단계의 filler cell, decap cell insertion 관련 질문드립니다. 1) 삼성 FDS ..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..