
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2116 |
[답변] STARRC 사용법에 대해 문의드립니다.
ip 파일이 모두 있는 것을 확인하고 알려주신대로 내부 내용을 수정하였습니다. - calib.. |
양영구 | 20.03.06 | 89 |
| 2115 |
[답변] STARRC 사용법에 대해 문의드립니다.
ip 주소 입니다 1717 도 랩실의 라이센스 서버의 설정에 따라 달라질 수 있죠&nbs.. |
선혜승 | 20.03.06 | 285 |
| 2114 |
Cadence-Genus for DFT
iple warning. I have attached a file containing the code and screen shots of warnin.. |
Ibtesam | 20.03.05 | 16 |
| 2113 |
[답변] Cadence-Genus for DFT
iple warning. I have attached a file containing the code and screen shots of warnin.. |
선혜승 | 20.03.05 | 19 |
| 2112 |
[답변] Cadence-Genus for DFT
iple warning. I have attached a file containing the code and screen shots of warnin.. |
Ibtesam | 20.03.05 | 2 |
| 2111 |
[답변] Cadence-Genus for DFT
iple warning. I have attached a file containing the code and screen shots of warnin.. |
선혜승 | 20.03.05 | 25 |
| 2110 |
IC Compiler에서의 DRC 질문입니다.
ip finish 단계에서 LVS와 DRC를 체크하는 중입니다. LVS는 잘 통과되었는데, DRC 하는 .. |
백경호 | 20.03.04 | 12 |
| 2109 |
[답변] IC Compiler에서의 DRC 질문입니다.
ip finish 단계에서 LVS와 DRC를 체크하는 중입니다. LVS는 잘 통과되었는데, DRC 하는 .. |
선혜승 | 20.03.04 | 41 |
| 2108 |
Cadence-Genus for Synthesis
iple designs are available. Specify the design you want to use." I am using the un.. |
Ibtesam | 20.03.02 | 12 |
| 2107 |
[답변] Cadence-Genus for Synthesis
iple designs are available. Specify the design you want to use." I am using the un.. |
선혜승 | 20.03.02 | 7 |
| 2106 |
[답변] Cadence-Genus for Synthesis
iple designs are available. Specify the design you want to use." I am using the un.. |
Ibtesam | 20.03.02 | 22 |
| 2105 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
안녕하세요. IDEC 연구원 조인신입니다. // Calibre Error : Environment 로 .. |
조인신 | 20.03.02 | 14 |
| 2104 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
말씀주신대로 bashrc 확인을 다 해보았는데 특별히 문제를 못찾겠습니다.. .. |
최성욱 | 20.03.02 | 10 |
| 2103 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
첨부한 파일을 보니 2019.4 버전으로 확인이 됩니다. 버전이 높은 경우 .cdsinit .. |
조인신 | 20.03.02 | 21 |
| 2102 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
말씀해주신대로 .cdsinit 파일의 마지막부분에 첨부해주신 코드문을 붙여넣고 실.. |
최성욱 | 20.03.02 | 11 |
| 2101 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
환경 설정 파일을 수정 후 재 soucing (source 파일명 엔터) 하여 내용이 적용되게 한 후.. |
조인신 | 20.03.02 | 10 |
| 2100 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
안녕하세요. 서버 재접속후 Sourcing을 하고 Export로 확인해보결과 declare -x P.. |
최성욱 | 20.03.02 | 9 |
| 2099 |
[답변] Virtuoso + Calibre 연동 , Virtuoso CIW 내용질문
이전에 첨부한 파일을 보면(calibre version 확인한 내용을 첨부한 파일) OS 가 CentOS 7.. |
조인신 | 20.03.02 | 61 |
| 2098 |
[답변] virtuoso 에러 질문입니다
안녕하세요. IDEC 연구원 조인신입니다. /etc/hosts 파일에 사용하고 있.. |
조인신 | 20.02.27 | 15 |
| 2097 |
[답변] synopsys cosmos scope 및 EDA TOOL 설치관련
/etc/hosts 파일에 사용하고 있는 서버의 hostname 및 ip 에 대해 작성되어 있는지 .. |
조인신 | 20.02.26 | 25 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


