
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 698 |
[윤상웅] SS65 공정 Antenna effect 관련 질문입니다.
ip이 나온 뒤에 laser cutter 등으로 끊어 사용하는 등의 방식을 사용했습니다. &.. |
임주환 | 16.12.06 | 19 |
| 697 |
[답변] SS65 공정 Antenna effect 관련 질문입니다.
ip이 나온 뒤에 laser cutter 등으로 끊어 사용하는 등의 방식을 사용했습니다. &.. |
조인신 | 16.12.06 | 42 |
| 696 |
[답변] [답변] [답변] Platform architeture 리눅스 버전 관련해서 질문드립니다.
ip 들은 모두 사용하지 못합니다 이는 synopsys 의 잘못이 아니고 .. |
선혜승 | 16.12.02 | 3 |
| 695 |
[답변] [답변] [답변] [답변] Platform architeture 리눅스 버전 관련해서 질문드립..
ip 들은 모두 사용하지 못합니다 이는 synopsys 의 잘못이 아니고 .. |
이정석 | 16.12.05 | 2 |
| 694 |
[답변] [답변] [답변] [답변] [답변] Platform architeture 리눅스 버전 관련해서 ..
ip 들은 모두 사용하지 못합니다 이는 synopsys 의 잘못이 아니고 .. |
선혜승 | 16.12.05 | 7 |
| 693 |
package 선택 안 했을 때 chip코드 필요문의
ip code는 package시 구별을 위해 사용된다는데요. package를 선택하지 않았을시, chip .. |
박준식 | 16.12.01 | 19 |
| 692 |
[답변] package 선택 안 했을 때 chip코드 필요문의
ip code는 package시 구별을 위해 사용된다는데요. package를 선택하지 않았을시, chip .. |
선혜승 | 16.12.02 | 31 |
| 691 |
[답변] soc designer components
ip 들을 간단하게 몇번의 아이콘을 클릭하면 원하는 ip 를 받을 수 있는데 이는 .. |
선혜승 | 16.12.01 | 6 |
| 690 |
[정의영] siliconsmart 결제 관련
안녕하세요, 연세대학교 정의영 교수님 연구실 석사 박영민입니다. 먼저, 11/25.. |
박영민 | 16.11.30 | 51 |
| 689 |
[답변] siliconsmart 결제 관련
전화로 답변드렸습니다. 감사합니다. 석은주 드림 [박영민 ]님의글 ===========.. |
석은주 | 16.12.02 | 51 |
| 688 |
[답변] [답변] Calibre PEX 관련 문의
ip5_PEXWARNING: Stamping conflict in SCONNECT - Multiple source nets stamp on.. |
이동기 | 16.11.30 | 51 |
| 687 |
[답변] [답변] [답변] Calibre PEX 관련 문의
ip5_PEXWARNING: Stamping conflict in SCONNECT - Multiple source nets stamp on.. |
조인신 | 16.11.30 | 26 |
| 686 |
[답변] [답변] [답변] [답변] Calibre PEX 관련 문의
ip5_PEXWARNING: Stamping conflict in SCONNECT - Multiple source nets stamp on.. |
이동기 | 16.11.30 | 24 |
| 685 |
[답변] [답변] [답변] [답변] [답변] Calibre PEX 관련 문의
ip5_PEXWARNING: Stamping conflict in SCONNECT - Multiple source nets stamp on.. |
조인신 | 16.11.30 | 113 |
| 684 |
[답변] soc designer 사용중 다운
IDEC 선혜승입니다 아이덱 서버에서 FEATURE 를 가져가는 상황이.. |
선혜승 | 16.11.28 | 5 |
| 683 |
[답변] soc designer 네트워크 라이센스 관련
IDEC 선혜승입니다 석은주 선생님께 메일을 보내시어 해당 문제.. |
선혜승 | 16.11.25 | 15 |
| 682 |
[윤상웅] 삼성 공정 서버 관련 문제 문의
안녕하세요. 경희대학교 임주환학생입니다. 저희가 현재 17년 1월 DB 제출 위한 삼성 65.. |
임주환 | 16.11.24 | 7 |
| 681 |
[답변] 삼성 공정 서버 관련 문제 문의
IDEC 선혜승입니다 몇 가지 이유가 있을텐데 우선, 접속.. |
선혜승 | 16.11.24 | 10 |
| 680 |
[박우찬] Design Vision에서 DC ultra 사용시 라이센스 full error가 발생합니다
안녕하세요, 세종대학교 박우찬교수님 연구실 석박사통합과정 홍덕기입니다 Synopsys D.. |
홍덕기 | 16.11.23 | 16 |
| 679 |
[답변] Design Vision에서 DC ultra 사용시 라이센스 full error가 발생합니다
IDEC 선혜승입니다 log 에 411- 413 행을 보시면 라이센스.. |
선혜승 | 16.11.24 | 13 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


