
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 518 |
[답변] [답변] [답변] [답변] sentaurus의 license path 관련 질문입니다.
ip 그리고, tool 을 사용하기 위해서는 라이선스 데몬이 구동되어야 합니.. |
정재원 | 16.08.03 | 13 |
| 517 |
[답변] 삼성 공정 관련 질문입니다.
IDEC 선혜승입니다 GR953 은 NO PAD connection 이라 무시가능&n.. |
선혜승 | 16.07.31 | 128 |
| 516 |
[답변] 삼성 공정 질문입니다.
iple well 로 설계된 셀들인데 nwell 구역 안에 N3 또는 T3 라는 레이어들이 들어.. |
선혜승 | 16.07.30 | 80 |
| 515 |
[답변] 삼성 공정 질문입니다.
iple-well 을 지원합니다. 사용 방법에 대해서는 PDK 안의 가이드 문서를 참고하시길 바.. |
김연태 | 16.07.29 | 38 |
| 514 |
삼성 65nm 관련 문의입니다.
안녕하세요 숭실대학교 석사과정 황영주입니다. 제가 가드 layer로 l6lp에 L6_S.. |
황영주 | 16.07.28 | 34 |
| 513 |
[답변] 삼성 65nm 관련 문의입니다.
IDEC 선혜승입니다 그런 경우라면 L6_SUBRING 을 사용하시면 됩.. |
선혜승 | 16.07.28 | 30 |
| 512 |
[답변] 삼성 65nm 관련 문의입니다.
IDEC 선혜승입니다 l6lp 라이브러리의 L6_CHipGUARDRING 을 사용하시면 됩니다 .. |
선혜승 | 16.07.28 | 40 |
| 511 |
[답변] siliconsmart license 이전 관련
siliconsmart Tool ip번호 165.132.172.178 변경 완료 되었습니다. ip:165.132.172.178 .. |
석은주 | 16.07.26 | 3 |
| 510 |
[답변] [답변] 삼성공정 Top관련 질문입니다.
안녕하세요 숭실대학교 석사과정 황영주입니다. 답변 감사드립니다. &nb.. |
황영주 | 16.07.25 | 38 |
| 509 |
[답변] 8월 한양대 vlsi 테스팅 교육 질문
ipc@hanyang.ac.kr로 요청 메일 주시기 바랍니다. 또한 추후 강의여부는 아직 미정.. |
한양대 IDEC | 16.07.21 | 5 |
| 508 |
65nm chip pin planner
ip test를 위해 PCB를 제작하고 있는데 저희가 chip pin planner가 없습니다.&n.. |
방병수 | 16.07.20 | 3 |
| 507 |
[답변] 65nm chip pin planner
ip test를 위해 PCB를 제작하고 있는데 저희가 chip pin planner가 없습니다.&n.. |
선혜승 | 16.07.20 | 4 |
| 506 |
[답변] [답변] 65nm chip pin planner
ip test를 위해 PCB를 제작하고 있는데 저희가 chip pin planner가 없습니다.&n.. |
방병수 | 16.07.20 | 4 |
| 505 |
[답변] [답변] [답변] 65nm chip pin planner
ip test를 위해 PCB를 제작하고 있는데 저희가 chip pin planner가 없습니다.&n.. |
선혜승 | 16.07.20 | 15 |
| 504 |
[문용] 삼성65nm DRC 에러
안녕하세요 숭실대학교 혼성신호시스템연구실 황영주입니다. 이번 삼성65nm 공.. |
황영주 | 16.07.20 | 77 |
| 503 |
[답변] 삼성65nm DRC 에러
IDEC 선혜승입니다 특별한 디자인 이슈가 아니라면 넘길 수 있는 것들.. |
선혜승 | 16.07.20 | 60 |
| 502 |
[답변] [답변] 삼성65nm DRC 에러
빠른답변에 감사드립니다. 한가지만 더 여쭤보고싶은게있습니다. 삼성 8/.. |
황영주 | 16.07.20 | 30 |
| 501 |
[답변] [답변] [답변] 삼성65nm DRC 에러
IDEC 선혜승입니다 삼성서버 상에서 ftp접속후 파일을 업로드를 합니다&n.. |
선혜승 | 16.07.20 | 75 |
| 500 |
[답변] icc 관련하여 질문드립니다.
ip 도 매크로의 일종이라고 할 수 있습니다 따라서 아날로그 셀이 milkyway 로 있.. |
선혜승 | 16.07.20 | 21 |
| 499 |
[답변] [답변] icc 관련하여 질문드립니다.
ip 도 매크로의 일종이라고 할 수 있습니다 따라서 아날로그 셀이 milkyway 로 있.. |
유원준 | 16.07.20 | 11 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


