통합검색

ip Level 시뮬레이션의 속도를 향상시키기 위해 4개의 코어를 사용하려고 하는데  &..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC5141 EDA Tool 버전(SC..

안녕하세요.IDEC 연구원 조인신입니다.    Cadence 는 IDEC 에..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : CADENCE EDA Tool 버전(S..

안녕하세요.IDEC 연구원 조인신입니다.   lmgrd 후 나오는 메시지는 ..

 유사한 문제로 답글을 달게 되었습니다.조인신 연구원님께서 말씀하신 ps -Af로 데..

안녕하세요.IDEC 연구원 조인신입니다. 첨부한 파일 중 12345.jpg 파일을 보면 6983..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : CSiEDA 5.4 SE EDA Tool ..

안녕하세요.IDEC 연구원 조인신입니다. 문의 글에 첨부하신 내용을 보니 ID 를 LBK0..

안녕하세요.IDEC 연구원 조인신입니다.   현재 라이센스 서버를 확인해보..

안녕하세요?  ip주소: 143.248.174.224에서 Cadence 툴이 정상 동작하지 않아 ..

안녕하세요.IDEC 연구원 조인신입니다. 143.248.174.3 과 143.248.174.224 ip..

ip에서 사용을 하였는데 동작을 하지 않습니다.  앞 내용과 별개로 네트워크 ..

ip에서 사용을 하였는데 동작을 하지 않습니다.  앞 내용과 별개로 네트워크 ..

ip을 설계했을때 사용할 수 있도록 만들어져 있기 때문에 질문하신 분의 상황과는 ..

안녕하세요.IDEC 연구원 조인신입니다.        ..

 Taurus Visual을 EDA tool 설치 파일 FTP에 올려주실수 있나요?감사합니다. &..

안녕하세요.IDEC 연구원 조인신입니다.  Taurus Visual 은 synopsys 사에..

안녕하세요.IDEC 연구원 조인신입니다.        ..

 안녕하세요.IDEC 이한나입니다.문의하신 자료는 저작권 문제로 제공될 수 없다고합..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..