
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 9398 |
[금오공대-아카데미] zoom link 발송
글을 작성 하기 전에 "유사한 질문이 있는지 검색"해 보시고, 공지글에 있는 "자주하는 .. |
박상효 | 25.05.20 | 9 |
| 9397 |
[금오공대-아카데미] [ 캠퍼스][답변] zoom link 발송
안녕하세요. 금오공대 IDEC 아카데미입니다. 1. zoom링크는 오늘 중으로 발송될.. |
금오공대 | 25.05.20 | 8 |
| 9396 |
[SS28-2501회차] CADENCE tool 실행 관련 문의드립니다.
ip 추가한 상황입니다. 이와 관련하여 해결방법을 여쭤보고자 글 남깁니다. 에러 메세.. |
천새루 | 25.05.19 | 32 |
| 9395 |
[답변] [SS28-2501회차] CADENCE tool 실행 관련 문의드립니다.
ip 추가한 상황입니다. 이와 관련하여 해결방법을 여쭤보고자 글 남깁니다. 에러 메세.. |
조인신 | 25.05.20 | 23 |
| 9394 |
[답변] [SS28-2501회차] CADENCE tool 실행 관련 문의드립니다.
ip 추가한 상황입니다. 이와 관련하여 해결방법을 여쭤보고자 글 남깁니다. 에러 메세.. |
천새루 | 25.05.20 | 41 |
| 9393 |
solvnet 계정 문의
ipt file을 다운 받으려고 합니다. 혹시 IDEC에서 제공하는 solvnet 계정이 있을까요? .. |
김태욱 | 25.05.15 | 15 |
| 9392 |
[답변] solvnet 계정 문의
ipt file을 다운 받으려고 합니다. 혹시 IDEC에서 제공하는 solvnet 계정이 있을까요? .. |
정재희 | 25.05.15 | 29 |
| 9391 |
[MPW]삼성공정 클라우드 서버_ip 등록 및 수정 방법
삼성공정 클라우드 서버_ip 등록 및 수정 방법(첨부) |
이의숙 | 25.05.15 | 270 |
| 9390 |
[SB130-2501] 소자 관련하여 질문드립니다.
ip에만 사용 (즉, digital chip design 용) B. tw_mv* 는 5-10V 입력을 받는 Mixed-sign.. |
김범수 | 25.05.15 | 43 |
| 9389 |
[답변] [SB130-2501] 소자 관련하여 질문드립니다.
ip 전용이 아닙니다. mv* 와 tw_mv* 구분은 tripple well의 포트(symbol.. |
이종행 | 25.05.15 | 61 |
| 9388 |
[답변] Synthesis Library Compiler 오류 문의
ip이 가능합니다 하지만 스크립트 내의 다른 명령들은 에러가 나오면 안 되니까.. |
선혜승 | 25.05.15 | 27 |
| 9387 |
Vivado 라이센스
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : vivado EDA Tool 버전(SCL/LCU/MG.. |
정찬훈 | 25.05.14 | 22 |
| 9386 |
[답변] Vivado 라이센스
안녕하세요, IDEC 정재희입니다. Vivado의 경우 벤더사 홈페이지에서 직접 .. |
정재희 | 25.05.15 | 26 |
| 9385 |
Abstract generator와 Liberate Tool 사용에 대해 문의드립니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) :Abstract generator &Libe.. |
이상욱 | 25.05.13 | 9 |
| 9384 |
[답변] Abstract generator와 Liberate Tool 사용에 대해 문의드립니다.
IDEC 라이센스를 사용중이라면 사용 가능합니다. [이상욱]님의 글 .. |
김연태 | 25.05.13 | 17 |
| 9383 |
cadence Quantus 관련 문의 드립니다.
ipt generator. 0xff00 ERROR (LBRCXM-709): ***** Quantus terminated abnormally ****.. |
조준우 | 25.05.12 | 36 |
| 9382 |
[답변] cadence Quantus 관련 문의 드립니다.
ipt generator. 0xff00 ERROR (LBRCXM-709): ***** Quantus terminated abnormally ****.. |
조인신 | 25.05.14 | 11 |
| 9381 |
[답변] cadence Quantus 관련 문의 드립니다.
ipt generator. 0xff00 ERROR (LBRCXM-709): ***** Quantus terminated abnormally ****.. |
조준우 | 25.05.15 | 29 |
| 9380 |
synopsys 라이센스 관련 문의
ip가 바뀐 상황입니다.(211.180.114.185) 현재 교수님 세분의 라이센스를 저희 서버에서.. |
안진일 | 25.05.12 | 65 |
| 9379 |
[답변] synopsys 라이센스 관련 문의
ip가 바뀐 상황입니다.(211.180.114.185) 현재 교수님 세분의 라이센스를 저희 서버에서.. |
조인신 | 25.05.12 | 33 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


