통합검색

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : smartspcie smartvew 2.34.11 EDA..

 안녕하세요,   실바코 문의결과 변경이 가능하다고 합니다,  메..

 안녕하세요 IDEC 정재희입니다  신규 PC라 고 하시면, 혹시 MAC 주소가 바뀌..

답변 감사합니다.  말씀대로 신규 PC 이기 때문에 MAC 주소가 기존 PC와는 다릅니..

   아 이 부분은 벤더사에 확인을 해봐야 할 것 같습니다.  바뀐 MAC ..

ip_bump_assignment set io_fillers "PFILL1UM_18 PFILL5UM_18 PFILL10UM_18" set over..

ip_bump_assignment set io_fillers "PFILL1UM_18 PFILL5UM_18 PFILL10UM_18" set over..

ip에서 Power domain이 2개입니다. 1.2V, 3.7V 로 설계중에 있습니다.    다..

ip에서 Power domain이 2개입니다. 1.2V, 3.7V 로 설계중에 있습니다.    다..

안녕하세요, 고려대학교 궁재하 교수님 연구실 이동훈입니다.SF28 MPW 진행 중 PAD와 RIN..

ipt 로 진행 시 연결 되는 것으로 확인됩니다.    팀별로 상황이 달라 모든 ..

ipt /home/MPW/.tmp_root/.cmddir0/swiftJob17 is not found on the remote machine(s). ..

ipt /home/MPW/.tmp_root/.cmddir0/swiftJob17 is not found on the remote machine(s). ..

ip의 Sawing을 위해 두께 관련 정보가 필요하여 문의 드립니다.   감사합니다. &..

ip의 Sawing을 위해 두께 관련 정보가 필요하여 문의 드립니다.   감사합니다. &..

ip_fixed_cells명령어로 좀더 촘촘하게 TAPCELL을 깔아 줬음에도 에러가 나서 질문 드립..

ip_fixed_cells명령어로 좀더 촘촘하게 TAPCELL을 깔아 줬음에도 에러가 나서 질문 드립..

ip chip wafer의 경우 최소 100 um 까지 가능함을 확인하였고,   B/G를 250 ..

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : cadence virtuoso  EDA Tool..

안녕하세요. IDEC 조인신입니다.     해당 상황은 정상적인 것입니다. 귀..

iple of PLL / understand and Applications of PLL 개요 : 키워드 : PLL, DLL, SMD..

iple of A-to-D Conversion 개요 : 키워드 : ADC, A/D 변환기, AD 변환

ips 개요 : 키워드 : op-amp, 연산증폭기, OTA, CCII, 증폭기, 응용회로

iple of D/A Conversion 개요 : 키워드 : D/A

ipolar/CMOS OP-AMP (Operational Amplifier)의 내부 회로를 해석하고 검증할 수 있도록 ..

ips 개요 : ● Op-Amp을 사용한 신호 증폭기의 출현 이유와 전망. ● Op-Amp의 특성(장..

ip 마이콤(8-bit AVR 칩)을 사용한 계측회로 설계 ● 8-bit ADC와 DAC를 사용한 계측 회..

iple of PLL / understand and Applications of PLL 개요 : ● 위상 동기 루프(PLL)란 ..

iple of D/A Conversion 개요 : ● D/A 변환의 원리와 이것이 전자 통신 시스템에 사용..

iple of A-to-D Conversion 개요 : ● A/D 변환의 원리와 이것이 전자 통신 시스템에 ..

ip) ] ● 전자 및 정보통신에 있어서 전자회로의 중요성. ● 전자회로 설계 전문가의 전..

ips between the algorithm and hardware architectues. With the new microsystem techi..

ipeline 구조, digital system에서 발생하는 timming 문제 등이다. Deep submicron 공정..

ip Design for Digital Hearing Aid 개요 : 디지털 및 아날로그 보청기의 기능 원리를 ..

ip)의 설계에 핵심요소인 embedded core와 이의 설계에 필요한 issue 들을 다룬다. 먼저 ..

ip-flop(dynamic & static) ● Clocking system ● Dynamic RAM, Static RAM, Flash mem..

ipelining과 병렬 처리 구조, retiming, folding, unfolding, systolic array 구조 등의 ..

ip Design Contest) 참여를 안내드립니다. 본 메일을 수신하신 팀은 지정공정/희망공정 ..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..

ipc@kw.ac.kr02-940-5448 경북대 11월 13일(금) [경북대 예선 안내 바로가기] id..

IC Design Education Center(IDEC)   2026년 정기 연구용 EDA Too..