
VOD
교육자료
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 8954 |
analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
안녕하세요. 단국대학교의 구남일입니다. 설계 중 몇 가지 궁금한 사항이 있어 아래와 .. |
구남일 | 24.12.23 | 24 |
| 8953 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
<데이터 관련> 단순 시뮬레이션 결과파일이라면 다운로드 가능합니.. |
김연태 | 24.12.24 | 12 |
| 8952 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
답변 감사드립니다. 다만 말씀하신 대로라면, 저희의 단순 시뮬레이션 파일도 .. |
구남일 | 24.12.24 | 10 |
| 8951 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
안녕하세요. IDEC 조인신입니다. 1. IO Libary (아날로그 IO 및 POWER.. |
조인신 | 24.12.24 | 18 |
| 8950 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
답변 감사드립니다. 말씀하신 대로 저희는 일단 pure analog 회로이고, b.. |
구남일 | 24.12.24 | 6 |
| 8949 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
이 경우에는 별도의 merge 과정이 굳이 필요 없으니 custom pad 및 ESD를 저희가 직접 제.. |
조인신 | 24.12.24 | 4 |
| 8948 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
ip 위 3가지 새로운 layer type 이 추가되게 됩니다. 혹시 PAD 및 ESD 에 한해서 이 laye.. |
구남일 | 24.12.24 | 12 |
| 8947 |
[답변] analog IO 위치 (디렉토리) 및 데이터 전송 관련 문의
ip 위 3가지 새로운 layer type 이 추가되게 됩니다. 혹시 PAD 및 ESD 에 한해서 이 laye.. |
조인신 | 24.12.24 | 125 |
| 8946 |
Merge과정 중 virtuoso 세팅 관련 질문 드립니다.
ip_tech는 보이지 않습니다. 혹시 제가 설정을 잘못한 것일까요? 감사.. |
윤성웅 | 24.12.20 | 14 |
| 8945 |
[답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.
ip_tech는 보이지 않습니다. 혹시 제가 설정을 잘못한 것일까요? 감사.. |
조인신 | 24.12.24 | 14 |
| 8944 |
[답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.
ip_tech는 보이지 않습니다. 혹시 제가 설정을 잘못한 것일까요? 감사.. |
전재호 | 24.12.25 | 10 |
| 8943 |
[답변] Merge과정 중 virtuoso 세팅 관련 질문 드립니다.
ip_tech는 보이지 않습니다. 혹시 제가 설정을 잘못한 것일까요? 감사.. |
조인신 | 24.12.26 | 38 |
| 8942 |
layout 대비 실제 chip size 문의
ip을 활용한 고주파 packaging을 연구하고 있는데, cadence layout에서 100umx100um의 회.. |
조준우 | 24.12.20 | 27 |
| 8941 |
[답변] layout 대비 실제 chip size 문의
ip을 활용한 고주파 packaging을 연구하고 있는데, cadence layout에서 100umx100um의 회.. |
조인신 | 24.12.20 | 25 |
| 8940 |
[답변] layout 대비 실제 chip size 문의
ip을 활용한 고주파 packaging을 연구하고 있는데, cadence layout에서 100umx100um의 회.. |
조준우 | 24.12.20 | 9 |
| 8939 |
[답변] layout 대비 실제 chip size 문의
ip을 활용한 고주파 packaging을 연구하고 있는데, cadence layout에서 100umx100um의 회.. |
조인신 | 24.12.20 | 65 |
| 8938 |
[sf2402] 설계자 PC ip 추가
안녕하세요, sf2402 mpw에 참여중인 서울대학교 전동석 교수님 연구실 문서은입니다.. |
문서은 | 24.12.20 | 21 |
| 8937 |
[sf2402] 설계자 pc ip 추가
안녕하세요, sf2402 mpw에 참여중인 서울대학교 전동석 교수님 연구실 전상욱입니다.. |
전상욱 | 24.12.18 | 31 |
| 8936 |
[답변] [sf2402] 설계자 pc ip 추가
안녕하세요 현재 설계자 3명인데 ip는 6개 입니다. 설계자가 더 있으면 등록해주세요, .. |
관리자 | 24.12.19 | 33 |
| 8935 |
IC validator 관련 문의입니다.
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC Validator EDA Tool 버전(SCL/.. |
안종찬 | 24.12.16 | 11 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 37 |
칩 테스트 보드 Ver2.0
IDEC 에서 칩 검증을 위하여 제작한 테스트 전용 보드이다.Ver2.0 보드는 기존 보드와 비.. |
선혜승 | 17.08.17 | 10609 |
| 36 |
Synopsys Custom Designer User guide
본 자료는 ipDK 를 사용하는 유저들이 필수적으로 참고해야 할 자료입니다 Synopsys .. |
선혜승 | 15.10.05 | 6973 |
| 35 |
e2l-반도체공학-반도체의 주요 응용 분야:컴퓨터와 반도체
ip까지 발전사 ● Mainframe, PC, workstation ● OS ● device driver ● 주변장치 ● post P.. |
구재희 | 04.12.30 | 737 |
| 34 |
e2l-반도체공학-반도체와 경제: semiconductor intellectual property
영문제목 : semiconductor intellectual property 개요 : ● 지적재산권(산업재산권, 저.. |
구재희 | 04.12.30 | 923 |
| 33 |
e2l-반도체공학-반도체와 경제: 반도체 분야의 career planning
영문제목 : Semiconductor career planning 개요 : ● 반도체 기술자의 유형(process, d.. |
구재희 | 04.12.30 | 1000 |
| 32 |
e2l-반도체공학-미래의 반도체 기술: Technology Roadmap
ip size ● wafer size ● pins ● frequency ● supply voltage ● power dissipation ● wiri.. |
구재희 | 04.12.30 | 1040 |
| 31 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 07.11.30 | 968 |
| 30 |
e2l-디지털시스템-임베디드 컴퓨터 구조
ipelining, Memory Hierarchy, Parallel Processing 키워드 : computer performance, c.. |
구재희 | 06.12.21 | 937 |
| 29 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 06.06.13 | 964 |
| 28 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : 키워드 : unsigned multiplier, Baugh-Wooley multiplier, mo.. |
구재희 | 06.06.13 | 1009 |
| 27 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple carry adder, carry look-ahead adder, carry-select adder, Brenk Kung adder |
구재희 | 06.06.13 | 979 |
| 26 |
e2l-디지털시스템-SoC 설계 자동화
ip communication, hardware synthesis, software synthesis, low power systems design,.. |
구재희 | 06.05.22 | 1019 |
| 25 |
e2l-디지털시스템-디지털논리회로
ip-flop, FSM |
구재희 | 05.09.20 | 1217 |
| 24 |
e2l-디지털시스템-디지털공학
iplier, Mux, Demux |
구재희 | 05.09.20 | 984 |
| 23 |
e2l-디지털시스템-시스템온칩설계
ip Design 개요 : 정보통신, 반도체 산업 및 집적회로 기술의 발전으로 과거에 한 보드.. |
구재희 | 05.09.20 | 1024 |
| 22 |
e2l-디지털시스템-컴퓨터 구조
ipelining, exceptions, advanced pipelining techniques, caches and memory hierarchy,.. |
구재희 | 05.09.16 | 786 |
| 21 |
e2l-디지털시스템-고속연산회로의 설계(가산기, 곱셈기,나눗셈기, 부동소수점 연산)
iplier Design 개요 : ●고속 가산기의 원리, 종류(Carry Lookahead, Carry Skip, Carry.. |
구재희 | 04.12.30 | 1721 |
| 20 |
e2l-디지털시스템-기본 이진 연산회로의 설계(덧셈기의 설계)
ipple 가산기의 원리 및 장.단점 ● Serial 및 Ripple 가산기의 설계 ● 이진 곱셈기/나눗.. |
구재희 | 04.12.30 | 1135 |
| 19 |
e2l-디지털시스템-Verilog-HDL에 의한 디지털시스템 설계
ip-flop, Register, Counter 등) 교육방법: ● · 트레이닝 키트에 의한 관련 예제 회로 실.. |
구재희 | 04.12.30 | 1121 |
| 18 |
e2l-디지털시스템-디지털시스템의 ASIC 구현 방법 소개
영문제목 : Introduction to ASIC Impleementation Method of Digital Systems 개요 : .. |
구재희 | 04.12.30 | 1466 |
1
2


