Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
2023 [답변] 동부 180ns 공정 Back End 진행 중에 질문 있습니다.

port_filter_mode off -cell_master_filter_mode off -cell_instance_filter_mode off -v..

고광현 21.07.18 100
2022 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's13:38:32 (lmgrd) software license administration solutio..

이찬형 21.07.19 23
2021 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's13:38:32 (lmgrd) software license administration solutio..

조인신 21.07.19 8
2020 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's15:44:01 (lmgrd) software license administration solutio..

이찬형 21.07.19 45
2019 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's15:44:01 (lmgrd) software license administration solutio..

선혜승 21.07.19 25
2018 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's15:44:01 (lmgrd) software license administration solutio..

이찬형 21.07.20 17
2017 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's15:44:01 (lmgrd) software license administration solutio..

선혜승 21.07.20 38
2016 [답변] Synopsys waveview 실행 오류

port logging. Use Flexera's15:44:01 (lmgrd) software license administration solutio..

이찬형 21.07.19 122
2015 [본센터] 정원초과 과목 수강신청 관련

  안녕하세요.   금일 수강신청 open 된 [Synopsys] 반도체 공정/소자 시..

유송길 21.07.15 24
2014 [본센터] [답변] 정원초과 과목 수강신청 관련

안녕하세요. 저희 Zoom 라이선스 제약상 300명이 최대 수강할수 있습니다. 양해를 부탁..

김영지 21.07.15 40
2013 Merge 후 LVS check

port 인데 동일한 name 을 가지고 있다면서 open circuit 이라고 인식을 하는 것 같습니..

박현철 21.07.13 92
2012 [답변] Merge 후 LVS check

port 인데 동일한 name 을 가지고 있다면서 open circuit 이라고 인식을 하는 것 같습니..

선혜승 21.07.13 71
2011 [답변] Merge 후 LVS check

port 인데 동일한 name 을 가지고 있다면서 open circuit 이라고 인식을 하는 것 같습니..

박현철 21.07.14 32
2010 [답변] Merge 후 LVS check

port 인데 동일한 name 을 가지고 있다면서 open circuit 이라고 인식을 하는 것 같습니..

선혜승 21.07.14 122
2009 [SS28-2101] CADENCE Virtuoso license 관련 질문

ported Linux configuration.2021/07/10 18:28:39 For more info, please run CheckSysCo..

김동규 21.07.10 63
2008 [답변] [SS28-2101] CADENCE Virtuoso license 관련 질문

ported Linux configuration.2021/07/10 18:28:39 For more info, please run CheckSysCo..

조인신 21.07.12 72
2007 Cadence virtuoso 툴 ADE XL 오류 관련 질문입니다.

ported linux configuration] 에러메시지가 뜹니다. 그래서 IC618 버전을 다운받아서 시..

김우영 21.07.09 43
2006 [답변] Cadence virtuoso 툴 ADE XL 오류 관련 질문입니다.

ported linux configuration 는 에러가 아닙니다. WARNING 입니다. CentOS 를 사용하..

조인신 21.07.09 23
2005 [답변] Cadence virtuoso 툴 ADE XL 오류 관련 질문입니다.

ported linux configuration 는 에러가 아닙니다. WARNING 입니다. CentOS 를 사용하..

김우영 21.07.09 12
2004 [답변] Cadence virtuoso 툴 ADE XL 오류 관련 질문입니다.

ported linux configuration 는 에러가 아닙니다. WARNING 입니다. CentOS 를 사용하..

조인신 21.07.09 64
1 ◀ 101 102 103 104 105 106 107 108 109 110 ▶ 205
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 ◀ 11 12