Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
1983 [답변] DB180-2101 LVS관련 문의

port 하는 경향이 있습니다   function 적으로 Q 만 사용하기 때문에  Q..

선혜승 21.07.05 26
1982 [답변] DB180-2101 LVS관련 문의

port 하는 경향이 있습니다   function 적으로 Q 만 사용하기 때문에  Q..

한창선 21.07.06 18
1981 [답변] DB180-2101 LVS관련 문의

port 하는 경향이 있습니다   function 적으로 Q 만 사용하기 때문에  Q..

조인신 21.07.06 60
1980 Cadence Support 웹사이트 접근 관련입니다.

port 웹사이트 (support#cadence#com)의 접근 권한이 며칠 전의 라이센스 갱신과 함께 사..

서진오 21.07.05 21
1979 [답변] Cadence Support 웹사이트 접근 관련입니다.

port 웹사이트 계정 관련 문의는 universityprogram@cadence.com 로 부탁드리..

이경옥 21.07.05 31
1978 waveview tool 활용 관련 문의드립니다.

port기능으로 텍스트파일을 추출하고   윈도우 환경에서 cmd를 실행하고 scp명령..

백승조 21.07.05 19
1977 [답변] waveview tool 활용 관련 문의드립니다.

port기능으로 텍스트파일을 추출하고   윈도우 환경에서 cmd를 실행하고 scp명령..

조인신 21.07.05 16
1976 [답변] SYNOPSYS license 문의

port number) 이렇게 말입니다      감사합니다     ..

선혜승 21.07.04 38
1975 [답변] SYNOPSYS license 문의

port number) 이렇게 말입니다      감사합니다     ..

조인신 21.07.06 44
1974 Hierarchical Design TOP 설계시 drc violation

port 인 .A 쪽의 신호에 buffer 를 삽입해 보았습니다.   그러나 이와 같은 방법..

박현철 21.07.02 39
1973 [답변] Hierarchical Design TOP 설계시 drc violation

port 인 .A 쪽의 신호에 buffer 를 삽입해 보았습니다.   그러나 이와 같은 방법..

선혜승 21.07.02 22
1972 [답변] Hierarchical Design TOP 설계시 drc violation

port 인 .A 쪽의 신호에 buffer 를 삽입해 보았습니다.   그러나 이와 같은 방법..

박현철 21.07.02 95
1971 [답변] cadence install error

ported Linux configuration.2021/07/02 17:36:30 For more info, please run CheckSysCo..

조인신 21.07.02 33
1970 [답변] Dummy metal 관련

  IDEC 선혜승입니다     EXCLUDE 를 쓰면  DUMMY 제거는 ..

선혜승 21.07.02 8
1969 [답변] Dummy metal 관련

   답변 감사합니다!~~    [선혜승]님의 글 ===================..

방현태 21.07.02 49
1968 라이센스 연결오류 관련

안녕하십니까, 경북대학교 송대건 교수님연구실의 고종현입니다. 이번 시높시스 라이센..

고종현 21.07.01 70
1967 [답변] 라이센스 연결오류 관련

  IDEC 선혜승입니다     데몬 버전도 저희와 동일하고  ..

선혜승 21.07.01 52
1966 [답변] 라이센스 연결오류 관련

   안녕하십니까, 선혜승 연구원님. 빠른 답변 감사드립니다.   말씀..

고종현 21.07.01 68
1965 [답변] 라이센스 연결오류 관련

   IDEC 선혜승입니다     설정상 특이사항이 없네요 ..

선혜승 21.07.01 15
1964 [답변] 라이센스 연결오류 관련

안녕하십니까, 연구원님.   안내해주신 대로 진행하였으나 여전히 문제가 발생하..

고종현 21.07.01 22
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply ..

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
참여교수 성과 - IP A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 18W Stereo Class-D Audio Output Power Stage for a DTV Application

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 18
참여교수 성과 - IP A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 14
참여교수 성과 - IP A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
구인/구직 소프트웨어정책연구소 연구원 초빙 공고

소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..

전항기 14.01.13 3542
1 11 12