
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1963 |
[답변] 라이센스 연결오류 관련
IDEC 선혜승입니다 라이센스 파일은 idec 홈페이지에서 몇.. |
선혜승 | 21.07.01 | 42 |
| 1962 |
Cadence license 관련 문의
안녕하세요 광운대학교 IDEC담당 박우혁조교입니다. IDEC수업을 위해서.. |
광운대 캠퍼스 | 21.06.28 | 67 |
| 1961 |
[답변] Cadence license 관련 문의
1. 맞습니다. 2. hostname / IP를 모두 등록해야 합니다. 3. virtua.. |
관리자 | 21.06.28 | 55 |
| 1960 |
[ 캠퍼스][답변] Cadence license 관련 문의
확인되었습니다. 2번이 문제였네요감사합니다! [관리자]님의 글 ======.. |
광운대 캠퍼스 | 21.06.28 | 60 |
| 1959 |
ss28-2101회차 dc shell check library관련하여 문의드립니다.
port 확인중에 질문사항이 있어서 문의드립니다. Syn 진행후 생성된, 00_report.. |
정주은 | 21.06.23 | 43 |
| 1958 |
[답변] ss28-2101회차 dc shell check library관련하여 문의드립니다.
port 확인중에 질문사항이 있어서 문의드립니다. Syn 진행후 생성된, 00_report.. |
선혜승 | 21.06.24 | 53 |
| 1957 |
pt_eco 후에 발생하는 추가적인 에러
port_qor, report_constraint 등의 에러들을 모두 잡고 난 후, chip finish 까지 진행하.. |
박현철 | 21.06.23 | 51 |
| 1956 |
[답변] pt_eco 후에 발생하는 추가적인 에러
port_qor, report_constraint 등의 에러들을 모두 잡고 난 후, chip finish 까지 진행하.. |
선혜승 | 21.06.24 | 132 |
| 1955 |
[답변] xmodel virtuoso 연동 관련
port XMODEL_SIMULATOR 변수는 simulator 의 path 를 적는 것이 아닌 ‘vcs‘.. |
조인신 | 21.06.22 | 30 |
| 1954 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.06.23 | 80 |
| 1953 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
손민정 | 21.06.24 | 62 |
| 1952 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.06.25 | 44 |
| 1951 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
손민정 | 21.07.01 | 23 |
| 1950 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.07.01 | 23 |
| 1949 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
손민정 | 21.07.01 | 17 |
| 1948 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.07.01 | 23 |
| 1947 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
손민정 | 21.07.02 | 75 |
| 1946 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.07.02 | 49 |
| 1945 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
조인신 | 21.07.02 | 36 |
| 1944 |
[답변] ss 28nm LVS 문제
port from layout viewer 가 체크되어 있고 Inputs -> Netlist 에서 Export from sch.. |
손민정 | 21.07.02 | 64 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1


