반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
1883	[답변] 2021년 1학기 학부 정규 수업용 EDA Tool 라이센스 관련하여 문의 드립니다. port 와 라이선스를 사용하는 것은 아무런 관련이 없습니다. 등록한 서버의 정보에..	조인신	21.05.06	16
1882	[답변] 2021년 1학기 학부 정규 수업용 EDA Tool 라이센스 관련하여 문의 드립니다. port 와 라이선스를 사용하는 것은 아무런 관련이 없습니다. 등록한 서버의 정보에..	윤민용	21.05.06	27
1881	Cadence license, ERROR (DP-320001) port for assistance. *************************************************************..	AlaaDdin	21.04.29	51
1880	[답변] Cadence license, ERROR (DP-320001) port for assistance. *************************************************************..	조인신	21.04.30	74
1879	[본센터] Cell based design flow에 관련해 문의가 있습니다. port_analysis_coverage 커맨드를 이용해 결과를 보면 Met Violated가 있고 Untest가 있..	김진렬	21.04.28	31
1878	[본센터] [답변] Cell based design flow에 관련해 문의가 있습니다. port_analysis_coverage 커맨드를 이용해 결과를 보면 Met Violated가 있고 Untest가 있..	선혜승	21.04.28	21
1877	[본센터] [답변] Cell based design flow에 관련해 문의가 있습니다. port_analysis_coverage 커맨드를 이용해 결과를 보면 Met Violated가 있고 Untest가 있..	김진렬	21.04.29	20
1876	[본센터] [답변] Cell based design flow에 관련해 문의가 있습니다. port_analysis_coverage 커맨드를 이용해 결과를 보면 Met Violated가 있고 Untest가 있..	선혜승	21.05.01	17
1875	[본센터] [답변] Cell based design flow에 관련해 문의가 있습니다. port_analysis_coverage 커맨드를 이용해 결과를 보면 Met Violated가 있고 Untest가 있..	김진렬	21.05.04	66
1874	Layout에서 LEF/DEF 추출 port > DEF 를 사용해서 source design으로 저희가 manual design한 top cell..	정순규	21.04.13	40
1873	[답변] Layout에서 LEF/DEF 추출 port > DEF 를 사용해서 source design으로 저희가 manual design한 top cell..	조인신	21.04.13	47
1872	Calibre PEX 에서 생성되는 pex netlist 의 port order 를 src net 의 port order .. port order 가 src.net 과 다르게 나오는데 src.net 의 port order 와 동일하게 나오도..	배준한	21.04.10	22
1871	[답변] Calibre PEX 에서 생성되는 pex netlist 의 port order 를 src net 의 port .. port order 가 src.net 과 다르게 나오는데 src.net 의 port order 와 동일하게 나오도..	조인신	21.04.12	39
1870	삼성28나노 inout port 질문 port를 사용하고 싶습니다. 그런데 28nm standard cell library에는 tri-state를 지원하..	문한결	21.04.02	38
1869	[답변] 삼성28나노 inout port 질문 port를 사용하고 싶습니다. 그런데 28nm standard cell library에는 tri-state를 지원하..	선혜승	21.04.02	59
1868	[답변] Synopsys TetraMAX: Transition Faults port It is for test simulation and input stimulus is based on test pattern There ..	선혜승	21.04.05	31
1867	Calibre LVS 에서 LVS BOX 옵션 관련 문의 port에서는 아래 사진처럼 PFILL10, PBIDIR에서는 X-box 가 뜨면서 에러 처럼 보이는 결..	문승현	21.03.27	75
1866	[답변] Calibre LVS 에서 LVS BOX 옵션 관련 문의 port에서는 아래 사진처럼 PFILL10, PBIDIR에서는 X-box 가 뜨면서 에러 처럼 보이는 결..	선혜승	21.03.29	46
1865	[답변] Calibre LVS 에서 LVS BOX 옵션 관련 문의 port에서는 아래 사진처럼 PFILL10, PBIDIR에서는 X-box 가 뜨면서 에러 처럼 보이는 결..	문승현	21.03.29	38
1864	[답변] Calibre LVS 에서 LVS BOX 옵션 관련 문의 port에서는 아래 사진처럼 PFILL10, PBIDIR에서는 X-box 가 뜨면서 에러 처럼 보이는 결..	선혜승	21.03.30	105

1 ◀ 111 112 113 114 115 116 117 118 119 120 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 특허	Delay Circuit And Duty Cycle Controller Including The Same Delay Cirtuit And Duty Cycle Controller Including The Same	김수환	20.02.04	11
참여교수 성과 - 특허	Duty Cycle Detector And Phase Difference Detector Duty Cycle Detector And Phase Difference Detector	김수환	20.02.04	5
참여교수 성과 - 논문	A Contact-Based Data Communication Technique Using Capacitive Touch ..	남형식	20.01.29	6
참여교수 성과 - 논문	Finger and stylus discrimination scheme based on capacitive touch sc..	남형식	20.01.29	6
참여교수 성과 - 논문	A Multi-Functional Cryptography Accelerator Supporting ARIA/AES-base..	신경욱	20.01.17	17
참여교수 성과 - 특허	PROCESSOR IN MEMORY SUPportING BINARY CONVOLUTION OPERATION AND METH.. 국제 특허 출원	박종선	20.01.14	5
참여교수 성과 - 논문	Computational Design of Highly Efficient and Robust Hole Transport L..	홍기하	20.01.13	12
참여교수 성과 - 논문	A 2.4-GHz Dual-Mode CMOS Power Amplifier with a Bypass Structure Usi..	박창근	19.10.22	8
공지사항	(중요!) ISOCC 2019 CDC 포스터 접수 안내 (~07.26 마감) IC Design Education Center (IDEC) ISOCC 2019 Chip Design ..	김영지	19.06.19	16046
공지사항	[홍보] 2019 SiFive 기술 심포지엄(2019.06.17-18, KAIST 학술문화관, 한.. IC Design Education Center(IDEC) [홍보] 2019 SiFive 기술 ..	이의숙	19.06.07	14189
참여교수 성과 - 논문	Cohesive Techniques for Cell Layout Optimization Supporting 2D Metal..	김태환	18.12.05	8
참여교수 성과 - 논문	Low Power TCAM Based Search Engine Supporting Non-volatile Memory Ce..	권기원	18.11.12	13
참여교수 성과 - 논문	A New FPGA Implementation of a Time-to-Digital Converter Supporting ..	이혁재	18.11.09	10
참여교수 성과 - 논문	A Compact Multiple Notched Ultra-Wide Band Antenna with an Analysis ..	박정동	18.11.07	8
참여교수 성과 - 논문	A portable, automatic data qantizer for deep neural networks	이재욱	18.11.07	6
참여교수 성과 - 논문	A 2-port Stable Negative Capacitance Circuit Design With Unilateral ..	윤상웅	18.11.06	7
참여교수 성과 - 논문	Architectural Supports to Protect OS Kernels from Code-Injection Att..	백윤흥	18.11.06	1
참여교수 성과 - 논문	A 10-Gbps Receiver Bridge Chip with Deserializer for FPGA-based Fram..	장영찬	18.11.06	8
참여교수 성과 - 논문	A 10 Gbps D-PHY Transmitter Bridge Chip for FPGA-based Frame Generat..	장영찬	18.11.06	4
참여교수 성과 - 논문	Compact Drain Current Model of Nanoscale FinFET Considering Short Ch..	윤일구	18.11.06	5

1 2 3 4 5 6 7 8 9 10 ▶ 12