Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
1823 [답변] netlist를 통한 schematic추출 방법

port -> Spice 를 선택한 후 설정 후 schematic 을 만들면 됩니다. 단, 현재 보유한..

조인신 21.02.02 31
1822 [답변] FlexNet Licensing error 문의

port@라이선스데몬이구동중인서버의IP 로 내용이 잘 작성되어 있는지 확인해 보시기 바랍..

조인신 21.01.29 46
1821 [답변] 윈도우10 SCL 설치관련 문의

port/licensing-installation-computeplatforms/licensing.html#start_win   [김..

조인신 21.01.19 13
1820 [답변] 윈도우10 SCL 설치관련 문의

port/licensing-installation-computeplatforms/licensing.html#start_win   [김..

김대환 21.01.19 5
1819 [답변] 윈도우10 SCL 설치관련 문의

port/licensing-installation-computeplatforms/licensing.html#start_win   [김..

조인신 21.01.19 31
1818 [답변] [EDA Tool] synopsys license 문의

port number in the license. 마지막에 이렇게 나옵니다. port nember가 27020인가요 아..

이혁재 21.01.18 19
1817 [답변] [EDA Tool] synopsys license 문의

port 번호는 열려있는 것 중 원하는 것으로 설정하면 됩니다. 그런데 log 파..

조인신 21.01.18 14
1816 [답변] [EDA Tool] synopsys license 문의

port 번호는 열려있는 것 중 원하는 것으로 설정하면 됩니다. 그런데 log 파..

이혁재 21.01.18 19
1815 [답변] [EDA Tool] synopsys license 문의

port 번호는 열려있는 것 중 원하는 것으로 설정하면 됩니다. 그런데 log 파..

조인신 21.01.18 65
1814 CentOS 7.6과 IC617 문제

port', in tool[.partition] 'mpt' - it has not been registered.*WARNING* envSetVal: ..

조근호 21.01.14 141
1813 [답변] CentOS 7.6과 IC617 문제

port', in tool[.partition] 'mpt' - it has not been registered.*WARNING* envSetVal: ..

조인신 21.01.15 63
1812 [답변] CentOS 7.6과 IC617 문제

ported Linux configuration.2021/01/16 14:46:15 For more info, please run CheckSysCo..

조근호 21.01.16 35
1811 [답변] CentOS 7.6과 IC617 문제

ported Linux configuration.2021/01/16 14:46:15 For more info, please run CheckSysCo..

조인신 21.01.18 165
1810 Post-sim 문제 문의드립니다.

port들을 대문자로 변경하여도 동일한 문제가 발생합니다.   http://www.idec.or...

양제 21.01.07 60
1809 [답변] Post-sim 문제 문의드립니다.

port들을 대문자로 변경하여도 동일한 문제가 발생합니다.   http://www.idec.or...

조인신 21.01.08 32
1808 [답변] Post-sim 문제 문의드립니다.

port들을 대문자로 변경하여도 동일한 문제가 발생합니다.   http://www.idec.or...

양제 21.01.10 15
1807 [답변] Post-sim 문제 문의드립니다.

port들을 대문자로 변경하여도 동일한 문제가 발생합니다.   http://www.idec.or...

조인신 21.01.11 88
1806 pad_TOP front-end 작업 관련 문의

port 중 일부입니다. fanout이 큰 U42 buffer 와 dont touch로 설정된 하위 design 내부..

문승현 21.01.04 53
1805 [답변] pad_TOP front-end 작업 관련 문의

port 중 일부입니다. fanout이 큰 U42 buffer 와 dont touch로 설정된 하위 design 내부..

선혜승 21.01.04 33
1804 [답변] pad_TOP front-end 작업 관련 문의

port 중 일부입니다. fanout이 큰 U42 buffer 와 dont touch로 설정된 하위 design 내부..

문승현 21.02.16 16
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17589
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 11 12