Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
1703 [답변] 65nm 설계 서버 포심중 에러관련 문의

port를 눌렀을때 뜨는 메시지를 복사한 것입니다.  

선혜승 20.10.11 29
1702 [MPW] SS28-2001회 ssh 접속불가 문의

port 5991: no route host 내용으로 표시되며 접속이 불가능합니다.

김완준 20.09.23 18
1701 [답변] [MPW] SS28-2001회 ssh 접속불가 문의

port 5991: no route host 내용으로 표시되며 접속이 불가능합니다.

관리자 20.09.24 17
1700 Synopsys scl license error 문의

port logging. Use Flexera Software, Inc.'s10:37:56 (lmgrd) software license adminis..

최성림 20.09.21 86
1699 [답변] Synopsys scl license error 문의

port logging. Use Flexera Software, Inc.'s10:37:56 (lmgrd) software license adminis..

조인신 20.09.21 174
1698 DC report_constraint violation 관련

port_constraint -all_violator 커맨드 결과, min_capacitance와 max_transition violat..

문승현 20.09.18 41
1697 [답변] DC report_constraint violation 관련

port_constraint -all_violator 커맨드 결과, min_capacitance와 max_transition violat..

선혜승 20.09.18 106
1696 삼성 28LPP ICC1 이후 Calibre DRC 에러 문의

port 이후 Cadence Layout으로 Import해서 Calibre DRC 돌렸을 때 DRC 에러가 발생합니..

오영균 20.09.14 44
1695 [답변] 삼성 28LPP ICC1 이후 Calibre DRC 에러 문의

port 이후 Cadence Layout으로 Import해서 Calibre DRC 돌렸을 때 DRC 에러가 발생합니..

선혜승 20.09.14 24
1694 [답변] 삼성 28LPP ICC1 이후 Calibre DRC 에러 문의

port 이후 Cadence Layout으로 Import해서 Calibre DRC 돌렸을 때 DRC 에러가 발생합니..

오영균 20.09.15 47
1693 Hierarchical synthesis 관련

port에서 하위 모듈의 특정 셀들의 transition time이 매우 커지면서 critical delay가 ..

문승식 20.09.12 55
1692 [답변] Hierarchical synthesis 관련

port에서 하위 모듈의 특정 셀들의 transition time이 매우 커지면서 critical delay가 ..

선혜승 20.09.14 20
1691 [답변] Hierarchical synthesis 관련

port에서 1이라고 나오는데, transition time이 큰 이유를 잘 모르겠습니다. fanout이 1..

문승식 20.09.14 12
1690 [답변] Hierarchical synthesis 관련

port time 메시지는 일부만 올리면 곤란하고  전체적으로  data arrival time..

선혜승 20.09.14 19
1689 [답변] Hierarchical synthesis 관련

port에서 큰 차이를 보이는 부분이 맨 처음의 DFFQ_X0P5M_A9TR cell 인데, 여기서 delay ..

문승식 20.09.14 70
1688 [답변] S65 PEX option 설정 에러

port(pin) 정의 layer 를 잘 사용한 것인지도 확인 바랍니다. PEX 창을 종료하고 ..

조인신 20.09.11 37
1687 [TCAD mesh] 문의

port=================================== Total Mesh Generation Time: 0.227s 100% Rat..

오영훈 20.09.09 33
1686 [답변] [TCAD mesh] 문의

port=================================== Total Mesh Generation Time: 0.227s 100% Rat..

조인신 20.09.10 39
1685 [답변] CentOS7 Mentor calibre 설치 중 오류 발생

port Overview and Roadmap.pdf 를 확인하여 해당 버전이 사용하고 있는 OS 에서 가능한..

조인신 20.09.08 73
1684 Silvaco network license 문의

ported release of Linux. (CentOS) *************************************** lmstat - ..

유용상 20.09.02 23
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 특허 Disparity Computation Method Through Stereo Matching Based on Census..

port Weight and System Thereof

문병인 15.08.25 3
참여교수 성과 - 논문 A Flexible Programmable Memory BIST for Embedded Single-port Memory ..

강성호 14.09.16 16
참여교수 성과 - 논문 Multi-stage FIR filter design for portable digital spectrum analyzers

이성주 14.09.15 5
참여교수 성과 - IP Public-key Crypto-core IP for ECC and RSA

ports the 224-bit ECC over GF(p) and the 2,048-bit RSA defined by NIST Std. FIPS PU..

신경욱 18.10.29 33
참여교수 성과 - IP ARIA-GCM Authenticated Encryption Core IP

ports five modes of operation of ARIA including ECB, CBC, OFB, CTR and CFB, and sup..

신경욱 18.10.29 23
참여교수 성과 - IP AES-GCM Authenticated Encryption Core IP

ports CTR mode of operation of AES and two key sizes of 128-bit and 256-bit for enc..

신경욱 18.10.29 28
공지사항 2018 XUP(Xilinx University Program) Professor Workshop Invitation

port/university/workshops/korea-registration-form.html     &nb..

석은주 18.10.19 47893
참여교수 성과 - IP ECC-P224 core

port 224-bit elliptic curve over prime field defined by NIST - Support for private..

신경욱 17.10.24 82
참여교수 성과 - IP ECC-B233 core

port 233-bit elliptic curve over binary field defined by NIST - Support for privat..

신경욱 17.10.24 60
공지사항 ISOCC 2018 call for paper

portant Dates : □ Submission of Special Session and Tutorial Proposals: June 22, 2..

김하늘 18.06.29 40191
개설 희망 강좌 신청 low drop-out regulator 설계 관련 강의가 열렸으면 좋겠습니다.

portable device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구..

김필수 18.09.22 6663
공지사항 [한국반도체학술대회] '제 2회 강대원상'의 주인공을 찾습니다! (신청 마..

『제 25회 한국반도체학술대회』 The 25th Korean Conference on Semiconductors 2018..

김하늘 17.12.22 28519
참여교수 성과 - IP Tiny AES-128 Crypto-core

ports three different key sizes; 128, 192, 256 bits.The Tiny AES-128 crypto-core su..

신경욱 16.09.29 15
참여교수 성과 - IP Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop

ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V - F..

김종선 15.09.05 107
참여교수 성과 - IP Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop

ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V -..

김종선 15.09.05 5
참여교수 성과 - IP All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop

portability. Implemented in a 65nm 1.0-V CMOS process, the proposed clock generato..

김종선 15.09.05 11
참여교수 성과 - IP Displayport v1.2a Receiver PHY

Displayport v1.2a Receiver PHY

김철우 15.09.03 20
참여교수 성과 - 논문 시그마 델타 변조를 이용한 HDMI 표준의 Display port 오디오 타임스탬프..

강진구 14.09.03 15
참여교수 성과 - 특허 Antenna device for a portable terminal

적층기판 환경에서 구성한 소형 LC loaded 안테나

김문일 14.09.15 3
참여교수 성과 - IP LPDDR Memory Controller

port 100MHz speed grades of LPDDR devices. It is designed using Verilog-HDL and ver..

이찬호 15.08.27 18
1 2 3 4 5 6 7 8 9 10 12