반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
3843	학부용 Cadence Virtuoso 라이센스 에러 port for assistance. 배경 설명을 좀 드리면, 예전(2023년 2학기 추정)에 Virt..	김건우	25.08.31	37
3842	[답변] 학부용 Cadence Virtuoso 라이센스 에러 port for assistance. 배경 설명을 좀 드리면, 예전(2023년 2학기 추정)에 Virt..	관리자	25.09.01	20
3841	[답변] 학부용 Cadence Virtuoso 라이센스 에러 port for assistance. 배경 설명을 좀 드리면, 예전(2023년 2학기 추정)에 Virt..	김건우	25.09.01	8
3840	[답변] 학부용 Cadence Virtuoso 라이센스 에러 port for assistance. 배경 설명을 좀 드리면, 예전(2023년 2학기 추정)에 Virt..	관리자	25.09.01	11
3839	[답변] 학부용 Cadence Virtuoso 라이센스 에러 port for assistance. 배경 설명을 좀 드리면, 예전(2023년 2학기 추정)에 Virt..	김건우	25.09.01	34
3838	2025년 2학기 학부 정규 수업용 EDA Tool 사용 (Synopsys사) 관련 질문 _ KAIST 김.. port SNPSLMD_LICENSE_FILE=26585@143.248.230.161 최근 받은 메일 내용으로는 synopsys..	정수헌	25.08.29	45
3837	[답변] 2025년 2학기 학부 정규 수업용 EDA Tool 사용 (Synopsys사) 관련 질문 _ K.. port SNPSLMD_LICENSE_FILE=26585@143.248.230.161 최근 받은 메일 내용으로는 synopsys..	조인신	25.08.29	31
3836	[SF028_2501] Cadence Virtuoso 에서 system verilog view 생성 port 를 위해 이전 질문 답변을 참고하여 약간 수정하였는데, 첨부한 사진과 같이 되어있..	장시진	25.08.28	15
3835	[답변] [SF028_2501] Cadence Virtuoso 에서 system verilog view 생성 port 를 위해 이전 질문 답변을 참고하여 약간 수정하였는데, 첨부한 사진과 같이 되어있..	김연태	25.08.28	15
3834	[SF28-2501] TOP PNR Timing slack 문의 port 파일을 살펴보았는데요. 아래의 사진처럼 init_deisgn의 report_clock_qor_structur..	김영식	25.08.25	34
3833	[답변] [SF28-2501] TOP PNR Timing slack 문의 port_qor 를 진행 해 보시기 바랍니다. [김영식]님의 글 =======================..	김연태	25.08.25	19
3832	[답변] [SF28-2501] TOP PNR Timing slack 문의 port를 작성하는데 pad 선언에 대해서 연구원님의 어떻게 생각하시는지 여쭤봅니다. ..	김영식	25.08.25	22
3831	[답변] [SF28-2501] TOP PNR Timing slack 문의 port를 작성하는데 pad 선언에 대해서 연구원님의 어떻게 생각하시는지 여쭤봅니다. ..	김연태	25.08.26	23
3830	[답변] [SF28-2501] TOP PNR Timing slack 문의 ports ACLK_50] [get_pins ICG1/Q] ;set_clock_transition 0.1 [get_clocks ACLK1]set_cl..	김영식	25.08.27	17
3829	[답변] [SF28-2501] TOP PNR Timing slack 문의 ports ACLK_50] [get_pins ICG1/Q] 위 부분에서 get_ports 와 get_pins&nbs..	김연태	25.08.28	71
3828	[답변] [SF28-2501] memory init_design 관련 문의 port 연결이 안된 경우 입니다. memory 의 vdd vss port 에 전원 연결이 되..	김연태	25.08.21	35
3827	[SF028-2501] digital standard cell Tri state buffer port 는 외부 패드와 연결될 예정입니다.) 혹시 몰라 오류 사진도 첨부합니다. 디지털 ..	장시진	25.08.21	13
3826	[답변] [SF028-2501] digital standard cell Tri state buffer port 는 외부 패드와 연결될 예정입니다.) 혹시 몰라 오류 사진도 첨부합니다. 디지털 ..	김연태	25.08.21	29
3825	[답변] SF28-2501 PAD관련 port 하면 되겠습니다 LB 메탈은 보통 routing에 사용하지는 않습니다&nb..	선혜승	25.08.20	38
3824	[답변] SF28-2501 PAD관련 port 하면 되겠습니다 LB 메탈은 보통 routing에 사용하지는 않습니다&nb..	나정훈	25.08.20	53

1 ◀ 11 12 13 14 15 16 17 18 19 20 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12