VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3763 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
port for running Calibre aoj applications and support for running on the RHEL 7// o.. |
조인신 | 25.07.11 | 11 |
| 3762 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
port for running Calibre aoj applications and support for running on the RHEL 7// o.. |
강희재 | 25.07.11 | 17 |
| 3761 |
[답변] [Calibre RHEL 7 환경변수 관련 문의]
port for running Calibre aoj applications and support for running on the RHEL 7// o.. |
선혜승 | 25.07.11 | 65 |
| 3760 |
sentaurus expiration 에러 관련 문의
안녕하세요 신민철 교수님 연구실 노경원 학생입니다. .. |
노경원 | 25.07.11 | 7 |
| 3759 |
[답변] sentaurus expiration 에러 관련 문의
시작일은 문제되지 않습니다. 첨부한 파일을 보면 라이선스 데몬이 정상적으로 구동되지.. |
조인신 | 25.07.11 | 12 |
| 3758 |
[DB180] DB180 MPW LVS, Logo 관련 문의드립니다.
port 제출 시 해당 chip 안에 circuit 종류가 2개일 경우 각각의 LVS report를 제출하면 .. |
윤유민 | 25.07.09 | 29 |
| 3757 |
[답변] [DB180] DB180 MPW LVS, Logo 관련 문의드립니다.
port 제출 시 해당 chip 안에 circuit 종류가 2개일 경우 각각의 LVS report를 제출하면 .. |
조인신 | 25.07.09 | 56 |
| 3756 |
[답변] Digital lvs Merge 후 LVS 질문
port lists of the TOP module 감사합니다. 황영준 올림 [ISHDORJ BAYARTULGA]님의 글.. |
김영식 | 25.07.09 | 26 |
| 3755 |
[답변] Digital lvs Merge 후 LVS 질문
port lists of the TOP module 감사합니다. 황영준 올림 [ISHDORJ BAYARTULGA]님의 글.. |
선혜승 | 25.07.09 | 22 |
| 3754 |
[답변] Digital lvs Merge 후 LVS 질문
port lists of the TOP module 감사합니다. 황영준 올림 [ISHDORJ BAYARTULGA]님의 글.. |
ISHDORJ BAYARTULGA | 25.07.11 | 14 |
| 3753 |
[답변] Digital lvs Merge 후 LVS 질문
port lists of the TOP module 감사합니다. 황영준 올림 [ISHDORJ BAYARTULGA]님의 글.. |
선혜승 | 25.07.11 | 26 |
| 3752 |
[답변] Digital lvs Merge 후 LVS 질문
port lists of the TOP module 감사합니다. 황영준 올림 [ISHDORJ BAYARTULGA]님의 글.. |
ISHDORJ BAYARTULGA | 25.07.11 | 133 |
| 3751 |
[답변] post sta / pt_eco 문의
port_timing을 통해서 자세하게 현황을 파악하는 것이 중요합니다 1개가 해.. |
선혜승 | 25.07.06 | 56 |
| 3750 |
[DB 180nm] PAD 질문드립니다.
port 후 확인해보니 'OUTLINE_5000x2420' cell의 PAD 수를 보니 PAD_array로 위, .. |
박찬혁 | 25.07.05 | 25 |
| 3749 |
[답변] [DB 180nm] PAD 질문드립니다.
port 후 확인해보니 'OUTLINE_5000x2420' cell의 PAD 수를 보니 PAD_array로 위, .. |
조인신 | 25.07.07 | 25 |
| 3748 |
[SS28-2501] Virtuoso 열림 에러
ported Linux configuration.2025/07/04 17:12:02 For more info, please run CheckSysCo.. |
ISHDORJ BAYARTULGA | 25.07.04 | 32 |
| 3747 |
[답변] [SS28-2501] Virtuoso 열림 에러
ported Linux configuration.2025/07/04 17:12:02 For more info, please run CheckSysCo.. |
선혜승 | 25.07.04 | 35 |
| 3746 |
[답변] [SS28-2501] Virtuoso 열림 에러
ported Linux configuration.2025/07/04 17:12:02 For more info, please run CheckSysCo.. |
ISHDORJ BAYARTULGA | 25.07.04 | 79 |
| 3745 |
memory_wrapper tdf 문의
port_constraint에서 violation이 없는데 chip_finish 단계에서 filler를 삽입하면 첫번.. |
김서진 | 25.07.04 | 31 |
| 3744 |
[답변] memory_wrapper tdf 문의
port_constraint에서 violation이 없는데 chip_finish 단계에서 filler를 삽입하면 첫번.. |
선혜승 | 25.07.04 | 29 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1