Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
563 [답변] [답변] vcs 설치 관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 export PATH=$PATH:/usr/synop..

임수환 17.12.27 8
562 [답변] [답변] [답변] vcs 설치 관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 export PATH=$PATH:/usr/synop..

선혜승 17.12.27 5
561 [답변] [답변] [답변] [답변] vcs 설치 관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 export PATH=$PATH:/usr/synop..

임수환 17.12.28 9
560 [답변] [답변] [답변] [답변] [답변] vcs 설치 관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 export PATH=$PATH:/usr/synop..

선혜승 17.12.28 37
559 vcs 설치 관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9export VCS_ARCH_OVERRIDE=linuxexport..

임수환 17.12.27 18
558 [답변] 삼성 65nm LVS, DRC

port가 존재하는데 layout 상에는 존재하지 않아서 문의드립니다. 저희가 l6lp 라이브러..

조인신 17.12.22 75
557 삼성 65nm LVS, DRC

port가 존재하는데 layout 상에는 존재하지 않아서 문의드립니다. 저희가 l6lp 라이브러..

최세은 17.12.21 73
556 삼성65nm 인덕터 lvs 관련 문의드립니다.

port에서 subcircuit.cdl파일을 물리면 된다고 했는데 그렇게 했을때도 동일한 오류가 뜹..

김창열 17.12.14 41
555 [답변] 삼성65nm 인덕터 lvs 관련 문의드립니다.

port 를 선택한 후 Include File 란에 subcircuit.cdl 을 적어줘야 합니다. 이 때..

조인신 17.12.14 87
554 [답변] Design Compiler Graphical툴 라이선스 관련

port됨. Error: This site is not licensed for 'DC-Extension'. (SEC-51)Please contac..

선혜승 17.12.13 26
553 Design Compiler Graphical툴 라이선스 관련

port됨. Error: This site is not licensed for 'DC-Extension'. (SEC-51)Please contac..

이진곤 17.12.13 13
552 [답변] VCS tool 설치관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 로 해주시기 바랍니다  /..

선혜승 17.12.12 18
551 [답변] [답변] VCS tool 설치관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 로 해주시기 바랍니다  /..

임수환 17.12.12 7
550 [답변] [답변] [답변] VCS tool 설치관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 로 해주시기 바랍니다  /..

선혜승 17.12.12 6
549 [답변] [답변] [답변] VCS tool 설치관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9/amd64 로 해주시기 바랍니다  /..

선혜승 17.12.12 12
548 [답변] [답변] [답변] [답변] VCS tool 설치관련 문의

port or at   vcs_support@synopsys.com or call 1-800-VERILOG.   라는 메..

임수환 17.12.12 11
547 [답변] [답변] [답변] [답변] [답변] VCS tool 설치관련 문의

port 탭에서 질문을 남겨보시기 바랍니다    감사합니다    [임..

선혜승 17.12.12 32
546 [이종호] VCS tool 설치관련 문의

port VCS_HOME=/usr/synopsys/vcs/I-2014.03-SP1-9export VCS_ARCH_OVERRIDE=linuxexport..

임수환 17.12.12 25
545 [답변] 테스트 보드 ver 2.0문의

port is set to auto detect mode, cable speed is set to default 6 MHz regardless of ..

선혜승 17.12.04 27
544 테스트 보드 ver 2.0문의

port is set to auto detect mode, cable speed is set to default 6 MHz regardless of ..

유국현 17.12.01 27
1 ◀ 171 172 173 174 175 176 177 178 179 180 ▶ 205
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17589
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 ◀ 11 12