반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
483	[답변] [답변] [답변] Design_Compiler Clock delay관련 질문드립니다 ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	선혜승	17.08.08	13
482	[답변] [답변] [답변] [답변] Design_Compiler Clock delay관련 질문드립니다 ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	신종윤	17.08.08	11
481	[답변] [답변] [답변] [답변] [답변] Design_Compiler Clock delay관련 질문드립니다 ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	선혜승	17.08.08	18
480	[답변] [답변] [답변] [답변] [답변] [답변] Design_Compiler Clock delay관련 질문.. ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	신종윤	17.08.08	6
479	[답변] [답변] [답변] [답변] [답변] [답변] [답변] Design_Compiler Clock delay관.. ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	선혜승	17.08.08	42
478	Design_Compiler Clock delay관련 질문드립니다 ports CK] -name clk -period 1562 -waveform {0 781} 이 줄은..	신종윤	17.08.08	13
477	[답변] Cadence license 관련 문의드립니다. port this feature. Run 'lic_error LMF-02018' for more information. WARNING (ADE-5..	조인신	17.07.31	33
476	[이상국] Cadence license 관련 문의드립니다. port this feature. Run 'lic_error LMF-02018' for more information. WARNING (ADE-5..	노영석	17.07.28	21
475	[답변] Cadence OA_HOME 문제 ported by cdsGetOABinPath.virtuoso: INFO: Note that OpenAccess (OA) requires runnin..	조인신	17.07.31	53
474	[답변] Cadence OA_HOME 문제 ported by cdsGetOABinPath.virtuoso: INFO: Note that OpenAccess (OA) requires runnin..	선혜승	17.07.28	33
473	[답변] [답변] Cadence OA_HOME 문제 ported by cdsGetOABinPath.virtuoso: INFO: Note that OpenAccess (OA) requires runnin..	김민형	17.07.28	29
472	[답변] [답변] [답변] Cadence OA_HOME 문제 ported by cdsGetOABinPath.virtuoso: INFO: Note that OpenAccess (OA) requires runnin..	선혜승	17.07.28	81
471	Cadence OA_HOME 문제 ported by cdsGetOABinPath.virtuoso: INFO: Note that OpenAccess (OA) requires runnin..	김민형	17.07.27	55
470	[답변] [답변] tcad 실행관련 문의 port number가 맞는지 불확실합니다. sentaurus인데 고정값인가요? 그리고 두번째 줄에..	오정석	17.07.24	13
469	[답변] [답변] [답변] tcad 실행관련 문의 port number가 맞는지 불확실합니다. sentaurus인데 고정값인가요? 그리고 두번째 줄에..	조인신	17.07.25	11
468	[답변] cadence verilog 문의드립니다. port는 되지 않는 상황입니다. 즉, 지난번에 말씀해주셨던 문법 오류가 원인이 아닌 것 ..	선혜승	17.07.21	21
467	[최우영] cadence verilog 문의드립니다. port는 되지 않는 상황입니다. 즉, 지난번에 말씀해주셨던 문법 오류가 원인이 아닌 것 ..	윤지영	17.07.21	20
466	[답변] DB 점검 결과 재문의드립니다. port, results, summary)만 들어 있습니다. 문제가 있는지 궁금합니다. 미리 감사드립..	김연태	17.07.20	9
465	[답변] [답변] DB 점검 결과 재문의드립니다. port, results, summary)만 들어 있습니다. 문제가 있는지 궁금합니다. 미리 감사드립..	김치연	17.07.20	14
464	[답변] [답변] [답변] DB 점검 결과 재문의드립니다. port, results, summary)만 들어 있습니다. 문제가 있는지 궁금합니다. 미리 감사드립..	조인신	17.07.21	25

1 ◀ 181 182 183 184 185 186 187 188 189 190 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12