Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
123 IC5141 라이센스등록 관련해서 문의드립니다.

port SFLM_SERVERSCDS_INST_DIR=/TOOLS/CADENCE/IC5141CDSHOME=$CDS_INST_DIRCDS_Netlist..

조용범 15.11.25 34
122 [답변] IC5141 라이센스등록 관련해서 문의드립니다.

port CDS_LIC_FILE 라이센스파일에 명시된 port_num@데몬구동서버IPex) export CDS_LIC_F..

조인신 15.11.25 55
121 [답변] CADENCE 6.15 라이센스 서버와 연결이 안됩니다.

port 가 사용 중이기 때문에 나오는 메시지 입니다.lmgrd 후 약 5분 정도 후에 lmst..

조인신 15.11.23 29
120 [답변] [답변] CADENCE 6.15 라이센스 서버와 연결이 안됩니다.

port 가 사용 중이기 때문에 나오는 메시지 입니다.lmgrd 후 약 5분 정도 후에 lmst..

구용서 15.12.21 14
119 [답변] [답변] [답변] CADENCE 6.15 라이센스 서버와 연결이 안됩니다.

port 가 사용 중이기 때문에 나오는 메시지 입니다.lmgrd 후 약 5분 정도 후에 lmst..

조인신 15.12.21 21
118 [공배선] MMSIM141 실행관련 문의드립니다.

ported for the simulator.        Alternatively, run the simulat..

공배선 15.11.20 48
117 [답변] MMSIM141 실행관련 문의드립니다.

ported for the simulator.        Alternatively, run the simulat..

조인신 15.11.20 37
116 [답변] [답변] MMSIM141 실행관련 문의드립니다.

안녕하세요.말씀해주신데로 최신버전의 virtuoso를 설치하였습니다.하지만 이전과 동일한..

공배선 15.11.20 12
115 [답변] [답변] [답변] MMSIM141 실행관련 문의드립니다.

안녕하세요.IDEC 연구원 조인신입니다.   별도로 설정을 하거나 기존 파..

조인신 15.11.23 45
114 [답변] IC Compiler 문의

port가 총 3개가 필요한데, Verilog를 통해 불러오면 AVSS가 1개밖에 존재하지 않아, cre..

선혜승 15.10.15 48
113 IC616 설치관련 문의

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : IC616 EDA Tool 버전(SCL..

김윤재 15.10.12 58
112 [답변] IC616 설치관련 문의

안녕하세요.IDEC 연구원 조인신입니다.        ..

조인신 15.10.12 62
111 [양영구] spectre error 관련하여 질문있습니다.

ported for the simulator.        Alternatively, run the simulat..

김윤재 15.10.07 19
110 [답변] spectre error 관련하여 질문있습니다.

안녕하세요.IDEC 연구원 조인신입니다.        ..

조인신 15.10.07 13
109 [답변] spectre simulation error

ported for the simulator.        Alternatively, run the simulat..

조인신 15.09.30 23
108 [김철영] spectre simulation error

ported for the simulator.        Alternatively, run the simulat..

오현명 15.09.30 21
107 [답변] MS1504 DB 제출 진행 상황 문의

port2. 03_SSYHS.results3. strmIn.PIPO그런데 내용을 보면 아래와 같이 확인됩니다.1번E..

선혜승 15.09.07 78
106 [정진성] MS1504 DB 제출 진행 상황 문의

port2. 03_SSYHS.results3. strmIn.PIPO그런데 내용을 보면 아래와 같이 확인됩니다.1번E..

전현구 15.09.07 60
105 [답변] gds 파일 업로드 시 error

port 모두 ERROR (XSTRM-10): Failed to open layer map file `./HL18G.layerMap'. Check..

선혜승 15.09.07 52
104 gds 파일 업로드 시 error

port 모두 ERROR (XSTRM-10): Failed to open layer map file `./HL18G.layerMap'. Check..

이성수 15.09.05 29
1 ◀ 191 192 193 194 195 196 197 198 199 200 ▶ 205
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17589
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 ◀ 11 12