반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
103	[답변] astro 후 prime time에서 hold time violation을 못잡겠습니다.... port를 실행하였을때는 항상 slack이 안났었는데 pt를 돌리면 hold time 에서 문제가 생..	선혜승	15.09.04	69
102	astro 후 prime time에서 hold time violation을 못잡겠습니다.... port를 실행하였을때는 항상 slack이 안났었는데 pt를 돌리면 hold time 에서 문제가 생..	이성수	15.09.03	45
101	[답변] astro output port에 대해 질문합니다.. IDEC 선혜승입니다 첨부된 그림은 전체 셀을 AND 셀로 간단히 표시하고 ..	선혜승	15.09.03	24
100	astro output port에 대해 질문합니다.. pad 중 PVDDOPH의 경우 내부의 core와 아무런 연결이 되지 않는것이 맞는지 확인하고 싶..	이성수	15.09.02	13
99	[답변] Silvaco AccuCell 라이센스 문의 port 를 27000 이 아닌 다른 port 로 변경하여 재 구동 후 사용해 주시기 바랍니다.IDEC ..	조인신	15.08.31	11
98	[답변] [답변] Silvaco AccuCell 라이센스 문의 port 를 27000 이 아닌 다른 port 로 변경하여 재 구동 후 사용해 주시기 바랍니다.IDEC ..	김광수	15.08.31	21
97	[정의영] Silvaco AccuCell 라이센스 문의 --EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Silvaco AccuCell EDA To..	김광수	15.08.31	17
96	[답변] 하이닉스 매그나칩 패드에 대한 질문 드립니다. port하는 과정에서 첨부해드린 그림과 같은 에러가 발생합니다. 검색해보니 해당 에..	선혜승	15.08.31	33
95	[조규성] 하이닉스 매그나칩 패드에 대한 질문 드립니다. port하는 과정에서 첨부해드린 그림과 같은 에러가 발생합니다. 검색해보니 해당 에..	조민식	15.08.31	16
94	[답변] 다시 질문 드립니다.... port_timing에서 pad부분에서 엄청난 슬랙이 걸려버립니다.. 합성시 pad를 건들지 않게 ..	선혜승	15.08.28	24
93	[답변] 다시 질문 드립니다.... port_timing에서 pad부분에서 엄청난 슬랙이 걸려버립니다.. 합성시 pad를 건들지 않게 ..	선혜승	15.08.28	26
92	다시 질문 드립니다.... port_timing에서 pad부분에서 엄청난 슬랙이 걸려버립니다.. 합성시 pad를 건들지 않게 ..	이성수	15.08.27	16
91	net_list와 astro에 대해 질문 있습니다... port .... has no pin이라는 warning이 뜹니다.다른 warning은 astro에 tech와 ref_..	이성수	15.08.27	28
90	[답변] VCS 설치 관련 라이센스 문제 port 가 1727 로 되어 있는지도 확인해 보시고환경 설정 파일에 LM_LICENSE_FI..	조인신	15.08.24	19
89	[답변] [답변] VCS 설치 관련 라이센스 문제 port LM_LICENSE_FILE로 되어있습니다.echo $LM_LICENSE_FILE로 확인했을때는 문제 없는 ..	임수환	15.08.24	12
88	[답변] [답변] [답변] VCS 설치 관련 라이센스 문제 port LM_LICENSE_FILE로 되어있습니다.echo $LM_LICENSE_FILE로 확인했을때는 문제 없는 ..	선혜승	15.08.25	11
87	[답변] [답변] [답변] [답변] VCS 설치 관련 라이센스 문제 port at vcs_support@synopsys.com or call 1-800-VERILOG. 제가 vcs설치할..	임수환	15.08.27	18
86	[답변] [답변] [답변] [답변] [답변] VCS 설치 관련 라이센스 문제 port at vcs_support@synopsys.com or call 1-800-VERILOG. 제가 vcs설치할..	조인신	15.08.28	39
85	[이종호] VCS 설치 관련 라이센스 문제 ported options. License server does not support feature VCSCompiler_..	임수환	15.08.22	45
84	[답변] DB제출과 관련하여 질문이 있습니다. port_timing.rpt {report_timing} 등의 커맨드를 이용하시면 STA 타이밍 result 를 파일..	선혜승	15.08.19	40

1 ◀ 191 192 193 194 195 196 197 198 199 200 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12