반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
83	Cadence 실행시 Linux 커널 버전 질문 port OA_UNSUPportED_PLAT=linux_rhel50_gcc44x와 같은 변수를 설정하여 사용하고 있습니..	이진수	15.08.13	35
82	[답변] Cadence 실행시 Linux 커널 버전 질문 port OA_UNSUPportED_PLAT=linux_rhel50_gcc44x와 같은 변수를 설정하여 사용하고 있습니..	조인신	15.08.15	58
81	[답변] TCAD 관련 코드 문의드립니다 port team에서 회신을 줄 예정입니다. 그리고, Synopsys사 Solvnet에 회원가입 및 ..	조인신	15.07.27	21
80	[답변] Mentor 에서 작업한 Verilog code를 schematic 으로 변환 방법 port -> verilog 를 선택하신 후 진행하시면 됩니다. 자세한 내용은 cadence&nbs..	조인신	15.07.23	16
79	[답변] [답변] Mentor 에서 작업한 Verilog code를 schematic 으로 변환 방법 port -> verilog 를 선택하신 후 진행하시면 됩니다."에서 File -> import -> ..	이중호	15.07.23	11
78	[답변] [답변] [답변] Mentor 에서 작업한 Verilog code를 schematic 으로 변환 방법 port -> verilog 를 선택하신 후 진행하시면 됩니다."에서 File -> import -> ..	조인신	15.07.23	11
77	[답변] [답변] [답변] [답변] Mentor 에서 작업한 Verilog code를 schematic 으로 .. port -> verilog 를 선택하신 후 진행하시면 됩니다."에서 File -> import -> ..	이중호	15.07.23	8
76	[답변] [답변] [답변] [답변] [답변] Mentor 에서 작업한 Verilog code를 schematic.. port -> verilog 를 선택하신 후 진행하시면 됩니다."에서 File -> import -> ..	선혜승	15.07.24	15
75	[답변] [답변] [답변] [답변] [답변] Mentor 에서 작업한 Verilog code를 schematic.. port -> verilog 를 선택하신 후 진행하시면 됩니다."에서 File -> import -> ..	조인신	15.07.23	21
74	[답변] [답변] [SS65] Monte-carlo simulation 관련 port (6page) 에 나와있기로는 Mismatch model은 pelgrom model을 따르고, Vth와 K..	박윤수	15.07.13	12
73	[답변] [답변] [답변] [SS65] Monte-carlo simulation 관련 port (6page) 에 나와있기로는 Mismatch model은 pelgrom model을 따르고, V	조인신	15.07.13	7
72	[답변] [답변] [답변] [답변] [SS65] Monte-carlo simulation 관련 port (6page) 에 나와있기로는 Mismatch model은 pelgrom model을 따르고, V	박윤수	15.07.20	6
71	[답변] [답변] [답변] [답변] [답변] [SS65] Monte-carlo simulation 관련 port (6page) 에 나와있기로는 Mismatch model은 pelgrom model을 따르고, V	조인신	15.07.20	42
70	[답변] cadence6 virtuoso관련 오류 port 명령어로 현재 설정되어 있는 환경에 대해 확인을 할 수 있습니다. 참고로 IDE..	조인신	15.07.01	118
69	[답변] Mentor 라이센스 관련 문의 port (ex. 1717) 가 열려져 있는 port 인지 확인해 보시기 바랍니다.감사합니다. &n..	조인신	15.07.01	28
68	[답변] [답변] Mentor 라이센스 관련 문의 port (ex. 1717) 가 열려져 있는 port 인지 확인해 보시기 바랍니다.감사합니다. &n..	최중호	15.07.01	14
67	[답변] [답변] [답변] Mentor 라이센스 관련 문의 port (ex. 1717) 가 열려져 있는 port 인지 확인해 보시기 바랍니다.감사합니다. &n..	조인신	15.07.01	44
66	Mentor 라이센스 관련 문의 port number in the license’ 라는 에러가 발생합니다.(mentor_error2.png 파일) &nb..	최중호	15.07.01	37
65	[답변] [답변] synopsys라이센스 관련 문의 port this feature.-Server : (snpslmd) UNSUPportED : "starsim" (port_AY_HOST_PL..	조영세	15.05.12	17
64	[답변] [답변] [답변] synopsys라이센스 관련 문의 port this feature.-Server : (snpslmd) UNSUPportED : "starsim" (port_AY_HOST_PL..	유은광	15.05.12	40

1 ◀ 201 202 203 204 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 특허	Delay Circuit And Duty Cycle Controller Including The Same Delay Cirtuit And Duty Cycle Controller Including The Same	김수환	20.02.04	11
참여교수 성과 - 특허	Duty Cycle Detector And Phase Difference Detector Duty Cycle Detector And Phase Difference Detector	김수환	20.02.04	5
참여교수 성과 - 논문	A Contact-Based Data Communication Technique Using Capacitive Touch ..	남형식	20.01.29	6
참여교수 성과 - 논문	Finger and stylus discrimination scheme based on capacitive touch sc..	남형식	20.01.29	6
참여교수 성과 - 논문	A Multi-Functional Cryptography Accelerator Supporting ARIA/AES-base..	신경욱	20.01.17	17
참여교수 성과 - 특허	PROCESSOR IN MEMORY SUPportING BINARY CONVOLUTION OPERATION AND METH.. 국제 특허 출원	박종선	20.01.14	5
참여교수 성과 - 논문	Computational Design of Highly Efficient and Robust Hole Transport L..	홍기하	20.01.13	12
참여교수 성과 - 논문	A 2.4-GHz Dual-Mode CMOS Power Amplifier with a Bypass Structure Usi..	박창근	19.10.22	8
공지사항	(중요!) ISOCC 2019 CDC 포스터 접수 안내 (~07.26 마감) IC Design Education Center (IDEC) ISOCC 2019 Chip Design ..	김영지	19.06.19	16046
공지사항	[홍보] 2019 SiFive 기술 심포지엄(2019.06.17-18, KAIST 학술문화관, 한.. IC Design Education Center(IDEC) [홍보] 2019 SiFive 기술 ..	이의숙	19.06.07	14189
참여교수 성과 - 논문	Cohesive Techniques for Cell Layout Optimization Supporting 2D Metal..	김태환	18.12.05	8
참여교수 성과 - 논문	Low Power TCAM Based Search Engine Supporting Non-volatile Memory Ce..	권기원	18.11.12	13
참여교수 성과 - 논문	A New FPGA Implementation of a Time-to-Digital Converter Supporting ..	이혁재	18.11.09	10
참여교수 성과 - 논문	A Compact Multiple Notched Ultra-Wide Band Antenna with an Analysis ..	박정동	18.11.07	8
참여교수 성과 - 논문	A portable, automatic data qantizer for deep neural networks	이재욱	18.11.07	6
참여교수 성과 - 논문	A 2-port Stable Negative Capacitance Circuit Design With Unilateral ..	윤상웅	18.11.06	7
참여교수 성과 - 논문	Architectural Supports to Protect OS Kernels from Code-Injection Att..	백윤흥	18.11.06	1
참여교수 성과 - 논문	A 10-Gbps Receiver Bridge Chip with Deserializer for FPGA-based Fram..	장영찬	18.11.06	8
참여교수 성과 - 논문	A 10 Gbps D-PHY Transmitter Bridge Chip for FPGA-based Frame Generat..	장영찬	18.11.06	4
참여교수 성과 - 논문	Compact Drain Current Model of Nanoscale FinFET Considering Short Ch..	윤일구	18.11.06	5

1 2 3 4 5 6 7 8 9 10 ▶ 12