Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
63 [유현용] 라이센스 활성화 문의

port logging. Use Flexera Software, Inc.'s14:54:18 (lmgrd)   software lic..

신창호 15.05.06 53
62 [답변] 라이센스 활성화 문의

port logging. Use Flexera Software, Inc.'s14:54:18 (lmgrd)   software lic..

유은광 15.05.06 54
61 [김철우 교수님] MAGNA 0.18u MIM-cap 사용법 관련 질문

port connectrion 방법에 대해 알고 싶습니다.감사합니다.

송재근 15.04.30 25
60 [답변] MAGNA 0.18u MIM-cap 사용법 관련 질문

port connection 부분은 design document를 참고하시기 바랍니다.수고하세요 [송재..

김창수 15.05.01 28
59 [차형우] cadence export cdl에 관하여 문의 드립니다.

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : icfb , virtuoso EDA Too..

정태윤 15.04.20 24
58 [답변] cadence export cdl에 관하여 문의 드립니다.

port 를 CIW 창에서 File -> Export -> CDL 을 선택하여 진행한 것인가요?이 경우 ..

조인신 15.04.21 40
57 [김철우] Hspice integration to Cadence 관련 문의 입니다.

port/li/installation/documents/install072/hspice_install.pdf 에러메시지 : ..

배상근 15.04.20 26
56 [답변] Hspice integration to Cadence 관련 문의 입니다.

port/li/installation/documents/install072/hspice_install.pdf 에러메시지 : ..

조인신 15.04.21 31
55 Magna 035um(MS35-1501) 관련 질문입니다.

port하여 DRC Rule Check 하였는데, 아래 그림과 같은 에러가 나왔는데Density 이외의 ..

안세혁 15.04.20 31
54 [답변] Magna 035um(MS35-1501) 관련 질문입니다.

port하여 DRC Rule Check 하였는데, 아래 그림과 같은 에러가 나왔는데Density 이외의 ..

조인신 15.04.20 44
53 [답변] IC615 Library Manager실행 에러

 안녕하세요 문의 하신 내용에 추가 회신 드립니다.서버를 새로 setting 한 것..

김창수 15.01.15 80
52 IC615 Library Manager실행 에러

port thumbnail MPS servicesLoading geView.cxt Loading menuBuilder.cxt Loa..

이진환 15.01.15 59
51 [답변] [답변] IC615 hotfix 설치 실패에 관하여 질문드립니다.

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (OA) re..

하병완 14.12.16 52
50 [답변] [답변] [답변] IC615 hotfix 설치 실패에 관하여 질문드립니다.

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. cshrc 파일에 OA..

조인신 14.12.16 25
49 [답변] [답변] [답변] [답변] IC615 hotfix 설치 실패에 관하여 질문드립니다.

ported by cdsGetOABinPath.virtuoso:    INFO: Note that OpenAccess (OA) re..

하병완 14.12.16 2213
48 [답변] [답변] [답변] [답변] [답변] IC615 hotfix 설치 실패에 관하여 질문드립니다.

ported by cdsGetOABinPath.virtuoso:          See the "Open..

조인신 14.12.16 71
47 [답변] Cadence/ ADE 실행이 안되는 오류

  안녕하세요 문의 하신 내용에 회신드립니다. 현재사용하고 계시는 프로..

김창수 14.12.01 17
46 [답변] Cadence/ ADE 실행이 안되는 오류

안녕하세요.IDEC 연구원 조인신입니다. 질문에 답변드립니다. 에러 메시지를 ..

조인신 14.12.01 19
45 [답변] [답변] Cadence/ ADE 실행이 안되는 오류

 안녕하세요,답변 감사합니다. 현재 사용하는 두 개의 서버가 한 개의 그룹서..

진자훈 14.12.01 29
44 [전정훈 교수님] Cadence/ ADE 실행이 안되는 오류

port with the diagnostic information available in the log file. You can Use AWD a..

진자훈 14.12.01 37
1 ◀ 201 202 203 204 205
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 ◀ 11 12