
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3663 |
Cadence Virtuoso Maestro의 데이터 저장 경로/설정 방법 문의드립니다.
port할 수 있을지 안내해 주시면 감사하겠습니다. 2. Cadence SKILL 코드를 사용하여 ma.. |
박채빈 | 25.04.11 | 16 |
| 3662 |
[답변] Cadence Virtuoso Maestro의 데이터 저장 경로/설정 방법 문의드립니다.
port 는 Assembler 창에서 Export Results 를 이용하면 되며, csv 나 html 으로 가능합니.. |
조인신 | 25.04.11 | 26 |
| 3661 |
Dummy fill 사용 방법 관련 문의사항
port한 Dummy fill을 TOP CELL의 Layout에서 Instance로 삽입하여 DRC 시뮬레이션을 돌려.. |
김연홍 | 25.04.08 | 50 |
| 3660 |
[답변] Dummy fill 사용 방법 관련 문의사항
port한 Dummy fill을 TOP CELL의 Layout에서 Instance로 삽입하여 DRC 시뮬레이션을 돌려.. |
조인신 | 25.04.08 | 24 |
| 3659 |
[답변] Dummy fill 사용 방법 관련 문의사항
port한 Dummy fill을 TOP CELL의 Layout에서 Instance로 삽입하여 DRC 시뮬레이션을 돌려.. |
김연홍 | 25.04.08 | 20 |
| 3658 |
[답변] Dummy fill 사용 방법 관련 문의사항
port한 Dummy fill을 TOP CELL의 Layout에서 Instance로 삽입하여 DRC 시뮬레이션을 돌려.. |
조인신 | 25.04.08 | 110 |
| 3657 |
Calibre 최신 설치 파일 관련 문의
port plan을 확인하여 보니 RHEL 9 계열은 2025.2+ 버전부터 지원하는 것 같습니다. 혹.. |
조규성 | 25.04.04 | 15 |
| 3656 |
[답변] Calibre 최신 설치 파일 관련 문의
port plan을 확인하여 보니 RHEL 9 계열은 2025.2+ 버전부터 지원하는 것 같습니다. 혹.. |
조인신 | 25.04.07 | 58 |
| 3655 |
[답변] [SF28-2401] STA main clock을 찾지 못함
port_clock 에서 인식을 못한다는 것인가요? 3. tmux 는 설치 되었습니.. |
김연태 | 25.03.24 | 17 |
| 3654 |
[본센터] 반도체 소자 강의 관련 문의
안녕하세요! 이번 본센터에서 진행하는 '반도체 소자' 강의 관련해서 궁금한 것이 생겨 .. |
김민지 | 25.03.19 | 19 |
| 3653 |
[본센터] [답변] 반도체 소자 강의 관련 문의
안녕하세요. '반도체 소자' 강의는 비대면, 온라인으로 진행될 예정입니다.&nbs.. |
전우숙 | 25.03.20 | 34 |
| 3652 |
xmodel을 실제공정파일과 함께 사용시 port가 먹여지지 않는 문제
port에 대한 에러가 발생합니다. (path는 지정이 잘 되어있습니다.) tline primitives를.. |
천석범 | 25.03.19 | 29 |
| 3651 |
[답변] xmodel을 실제공정파일과 함께 사용시 port가 먹여지지 않는 문제
ports" 라는 real array 파라메터를 지원하지 않는 것으로 보아 버전이 다소 오.. |
정재희 | 25.03.20 | 18 |
| 3650 |
[답변] xmodel을 실제공정파일과 함께 사용시 port가 먹여지지 않는 문제
port에 대한 에러가 발생합니다. (path는 지정이 잘 되어있습니다.) tline primitives를.. |
정재희 | 25.03.20 | 20 |
| 3649 |
Sentaurus Structure Editor의 create-rectangle 함수와 사각형 생성 방식에 대한 ..
port-tcad-kr@synopsys.com에 문의하였으나 여기로 질문하라고 해서 질문드립니다 . .. |
권강혁 | 25.03.14 | 23 |
| 3648 |
[답변] Sentaurus Structure Editor의 create-rectangle 함수와 사각형 생성 방식에..
port-tcad-kr@synopsys.com에 문의하였으나 여기로 질문하라고 해서 질문드립니다 . .. |
정재희 | 25.03.14 | 13 |
| 3647 |
[답변] Sentaurus Structure Editor의 create-rectangle 함수와 사각형 생성 방식에..
port-tcad-kr@synopsys.com에 문의하였으나 여기로 질문하라고 해서 질문드립니다 . .. |
권강혁 | 25.03.14 | 13 |
| 3646 |
[답변] Sentaurus Structure Editor의 create-rectangle 함수와 사각형 생성 방식에..
port-tcad-kr@synopsys.com 에서 IDEC을 언급한것은 예시라고 합니다. * IDEC 참.. |
정재희 | 25.03.14 | 28 |
| 3645 |
[답변] Solvnet 계정관련 문의
port"를 통해 영문으로 상황을 설명하시고 해당 계정 이메일주소 변경이 가능한지.. |
정재희 | 25.03.12 | 45 |
| 3644 |
sentaurus 실행 관련 문의드립니다.
port logging. Use Flexera's15:22:29 (lmgrd) software license administration solutio.. |
최근석 | 25.03.04 | 56 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
LEA-128/192/256
ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform.. |
신경욱 | 15.08.26 | 27 |
| 참여교수 성과 - IP |
LEA-128 Encryption/Decryption
port for encryption and decryption of 128-bit block cipher LEA - Support for key l.. |
신경욱 | 15.08.26 | 19 |
| 참여교수 성과 - IP |
LEA-128 Encryption
ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc.. |
신경욱 | 15.08.26 | 20 |
| 참여교수 성과 - IP |
Census transform based adaptive support weight stereo matching IP
port weight stereo matching IP |
문병인 | 15.08.25 | 38 |
| 공지사항 |
제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..
ported by the IDEC' 문구 삽입 .. |
김하늘 | 15.11.09 | 7158 |
| 공지사항 |
JICAS(Vol1. No.2) 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통.. |
이의숙 | 15.11.05 | 7387 |
| 참여교수 성과 - IP |
High Efficiency Current-Regulated Charge Pump for LED Driver
portant for a liquid crystal display (LCD) panel to get high quality display with l.. |
김철우 | 14.09.20 | 30 |
| 참여교수 성과 - IP |
6Gbps injection locked CDR
portional to the jitter-tolerance performance. However, the injection strength can .. |
김철우 | 14.09.20 | 20 |
| 공지사항 |
JICAS 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 .. |
전항기 | 14.12.26 | 17589 |
| 참여교수 성과 - IP |
4.5GHz Injection locked all-digital PLL
portional path and integral path to generate high quality clock and make overall lo.. |
김철우 | 14.09.20 | 17 |
| 참여교수 성과 - IP |
Tile-based Rasterizer for 3D graphics
portant, the amount of calculation in rasterization phase which is required to calc.. |
이광엽 | 14.09.18 | 34 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - IP |
AXI protocol converter
port all the operations required by the protocol |
이찬호 | 14.09.02 | 16 |
| 참여교수 성과 - IP |
8x8 AXI Interconnect
port operation with improved efficiency of the communication protocol. It also sup.. |
이찬호 | 14.09.02 | 21 |
| 구인/구직 |
(재)충북테크노파크 2014년 제5차 직원채용 공고
공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 .. |
전항기 | 15.01.08 | 5697 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC
port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N |
이승훈 | 14.08.30 | 51 |
| 참여교수 성과 - IP |
A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 9 |
| 참여교수 성과 - IP |
A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 16 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 13 |


