
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3603 |
[답변] [SF28-2402] 파일 import 질문
port한 s2p 파일을 FDSOI 파일에 넣어서 virtuoso로 불러올 수 있을지 궁금해서 이렇게 .. |
김연태 | 25.01.25 | 8 |
| 3602 |
[답변] [SF28-2402] 파일 import 질문
port한 s2p 파일을 FDSOI 파일에 넣어서 virtuoso로 불러올 수 있을지 궁금해서 이렇게 .. |
유경빈 | 25.01.25 | 18 |
| 3601 |
[답변] Genus 예제 script 요청
port 에 로그인하여 직접 다운 받으면 될 것입니다. cadence support 에 로그인 방법 및.. |
조인신 | 25.01.24 | 23 |
| 3600 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
조인신 | 25.01.24 | 22 |
| 3599 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
박찬혁 | 25.01.24 | 12 |
| 3598 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
조인신 | 25.01.24 | 67 |
| 3597 |
[답변] license 관련 질의
port, 서버의 IP) 등의 내용이 작성되어 있는 파일)에서 확인해보시면 될 겁니다... |
조인신 | 25.01.24 | 23 |
| 3596 |
Question related to DRC errors
port. |
Adeel | 25.01.24 | 18 |
| 3595 |
[답변] Question related to DRC errors
port. |
김연태 | 25.01.24 | 17 |
| 3594 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
변경수 | 25.01.24 | 18 |
| 3593 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
변경수 | 25.01.24 | 7 |
| 3592 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
김연태 | 25.01.24 | 122 |
| 3591 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 9 |
| 3590 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
변경수 | 25.01.21 | 5 |
| 3589 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 9 |
| 3588 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
변경수 | 25.01.21 | 12 |
| 3587 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 50 |
| 3586 |
DESIGN COMPILER ERROR 관련 질문
port_ignored_layers를 했을때 setting한 layer들이 반영이 안되는지 질문드립니.. |
김영식 | 25.01.20 | 20 |
| 3585 |
[답변] DESIGN COMPILER ERROR 관련 질문
port_ignored_layers를 했을때 setting한 layer들이 반영이 안되는지 질문드립니.. |
김연태 | 25.01.21 | 44 |
| 3584 |
[SF28-2402] dummy fill 관련 질문입니다.
port 하고 RUN_LNR28FDS_FILL.csh 파일에서 TOP CELL 이름도 gds 제목과 동.. |
박찬혁 | 25.01.20 | 39 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
LEA-128/192/256
ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform.. |
신경욱 | 15.08.26 | 27 |
| 참여교수 성과 - IP |
LEA-128 Encryption/Decryption
port for encryption and decryption of 128-bit block cipher LEA - Support for key l.. |
신경욱 | 15.08.26 | 19 |
| 참여교수 성과 - IP |
LEA-128 Encryption
ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc.. |
신경욱 | 15.08.26 | 20 |
| 참여교수 성과 - IP |
Census transform based adaptive support weight stereo matching IP
port weight stereo matching IP |
문병인 | 15.08.25 | 38 |
| 공지사항 |
제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..
ported by the IDEC' 문구 삽입 .. |
김하늘 | 15.11.09 | 7158 |
| 공지사항 |
JICAS(Vol1. No.2) 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통.. |
이의숙 | 15.11.05 | 7387 |
| 참여교수 성과 - IP |
High Efficiency Current-Regulated Charge Pump for LED Driver
portant for a liquid crystal display (LCD) panel to get high quality display with l.. |
김철우 | 14.09.20 | 30 |
| 참여교수 성과 - IP |
6Gbps injection locked CDR
portional to the jitter-tolerance performance. However, the injection strength can .. |
김철우 | 14.09.20 | 20 |
| 공지사항 |
JICAS 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 .. |
전항기 | 14.12.26 | 17589 |
| 참여교수 성과 - IP |
4.5GHz Injection locked all-digital PLL
portional path and integral path to generate high quality clock and make overall lo.. |
김철우 | 14.09.20 | 17 |
| 참여교수 성과 - IP |
Tile-based Rasterizer for 3D graphics
portant, the amount of calculation in rasterization phase which is required to calc.. |
이광엽 | 14.09.18 | 34 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - IP |
AXI protocol converter
port all the operations required by the protocol |
이찬호 | 14.09.02 | 16 |
| 참여교수 성과 - IP |
8x8 AXI Interconnect
port operation with improved efficiency of the communication protocol. It also sup.. |
이찬호 | 14.09.02 | 21 |
| 구인/구직 |
(재)충북테크노파크 2014년 제5차 직원채용 공고
공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 .. |
전항기 | 15.01.08 | 5697 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC
port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N |
이승훈 | 14.08.30 | 51 |
| 참여교수 성과 - IP |
A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 9 |
| 참여교수 성과 - IP |
A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 16 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 13 |


