VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3603 |
[답변] [SF28-2402] 파일 import 질문
port한 s2p 파일을 FDSOI 파일에 넣어서 virtuoso로 불러올 수 있을지 궁금해서 이렇게 .. |
김연태 | 25.01.25 | 8 |
| 3602 |
[답변] [SF28-2402] 파일 import 질문
port한 s2p 파일을 FDSOI 파일에 넣어서 virtuoso로 불러올 수 있을지 궁금해서 이렇게 .. |
유경빈 | 25.01.25 | 18 |
| 3601 |
[답변] Genus 예제 script 요청
port 에 로그인하여 직접 다운 받으면 될 것입니다. cadence support 에 로그인 방법 및.. |
조인신 | 25.01.24 | 23 |
| 3600 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
조인신 | 25.01.24 | 22 |
| 3599 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
박찬혁 | 25.01.24 | 12 |
| 3598 |
[답변] [SF28-2402] bulkchecker, db_check 관련 문의
ported as warning. 라고 되어 있습니다. userguide 를 참.. |
조인신 | 25.01.24 | 67 |
| 3597 |
[답변] license 관련 질의
port, 서버의 IP) 등의 내용이 작성되어 있는 파일)에서 확인해보시면 될 겁니다... |
조인신 | 25.01.24 | 23 |
| 3596 |
Question related to DRC errors
port. |
Adeel | 25.01.24 | 18 |
| 3595 |
[답변] Question related to DRC errors
port. |
김연태 | 25.01.24 | 17 |
| 3594 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
변경수 | 25.01.24 | 18 |
| 3593 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
변경수 | 25.01.24 | 7 |
| 3592 |
[답변] Lvs error
port. [김연태]님의 글 ======================================================.. |
김연태 | 25.01.24 | 122 |
| 3591 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 9 |
| 3590 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
변경수 | 25.01.21 | 5 |
| 3589 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 9 |
| 3588 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
변경수 | 25.01.21 | 12 |
| 3587 |
[답변] ICC2 filler cell issue
port 위치가 rail 위에 있습니다. 이는 placement 가 정상적으로 완료 되지 않은 .. |
김연태 | 25.01.21 | 50 |
| 3586 |
DESIGN COMPILER ERROR 관련 질문
port_ignored_layers를 했을때 setting한 layer들이 반영이 안되는지 질문드립니.. |
김영식 | 25.01.20 | 20 |
| 3585 |
[답변] DESIGN COMPILER ERROR 관련 질문
port_ignored_layers를 했을때 setting한 layer들이 반영이 안되는지 질문드립니.. |
김연태 | 25.01.21 | 44 |
| 3584 |
[SF28-2402] dummy fill 관련 질문입니다.
port 하고 RUN_LNR28FDS_FILL.csh 파일에서 TOP CELL 이름도 gds 제목과 동.. |
박찬혁 | 25.01.20 | 39 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1