Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
3583 [답변] [SF28-2402] dummy fill 관련 질문입니다.

port 하고  RUN_LNR28FDS_FILL.csh 파일에서 TOP CELL 이름도 gds 제목과 동..

조인신 25.01.21 120
3582 [답변] level shifter BIASNW 연결을 위한 방법

ports [get_pins */BIASNW] 을 사용하여 연결해보았습니다.  결과 Error는 발생하..

박하늘 25.01.20 22
3581 [답변] [SF28-2402] PAD to RING PG Connection 문제

port 연결을 직접 진행하시기 바랍니다.       set io_PDVDD_cel..

김연태 25.01.17 76
3580 ADE Explorer Error 문의드립니다.

port SPECTREHOME=/TOOLS/CADENCE/SPECTRE201export CDS_INST_DIR=/TOOLS/CADENCE/IC618e..

박도원 25.01.16 23
3579 [답변] ADE Explorer Error 문의드립니다.

port SPECTREHOME=/TOOLS/CADENCE/SPECTRE201export CDS_INST_DIR=/TOOLS/CADENCE/IC618e..

조인신 25.01.17 62
3578 Question regarding Varactor

port.   

Adeel 25.01.16 21
3577 [답변] Question regarding Varactor

port.   

조인신 25.01.16 21
3576 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

양승록 25.01.16 17
3575 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

조인신 25.01.17 17
3574 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

양승록 25.01.17 9
3573 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

조인신 25.01.17 16
3572 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

양승록 25.01.23 10
3571 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

조인신 25.01.24 10
3570 [답변] mixed simulation 관련 질문 드립니다.

port representative with the netlist, log files, behavioral model files, and any ot..

양승록 25.01.24 59
3569 Calibre DRC Issue

port

Adeel 25.01.11 57
3568 [답변] Calibre DRC Issue

port

이종행 25.01.14 81
3567 Question related to syminfp_rf Inductor

port.   

김하빈 25.01.09 35
3566 [답변] Question related to syminfp_rf Inductor

port 에 CT 가 있으나 properties 의 Width of underpass 값이 -1u 이면, layout 에서 C..

조인신 25.01.10 28
3565 [답변] Question related to syminfp_rf Inductor

port.     [조인신]님의 글 ========================================..

김하빈 25.02.03 3
3564 [답변] Question related to syminfp_rf Inductor

port.     [조인신]님의 글 ========================================..

조인신 25.02.03 9
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply ..

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
참여교수 성과 - IP A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 18W Stereo Class-D Audio Output Power Stage for a DTV Application

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 18
참여교수 성과 - IP A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 14
참여교수 성과 - IP A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
구인/구직 소프트웨어정책연구소 연구원 초빙 공고

소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..

전항기 14.01.13 3542
1 11 12