Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
3543 PVS 설치 관련 질문 (This OS does not appear to be a Cadence supported Linux co..

ported Linux configuration.2025/01/07 10:24:37 For more info, please run CheckSysCo..

김서현 25.01.07 13
3542 [답변] PVS 설치 관련 질문 (This OS does not appear to be a Cadence supported L..

ported Linux configuration.2025/01/07 10:24:37 For more info, please run CheckSysCo..

조인신 25.01.07 24
3541 [SF28-2402] place_opt시 M1 drc error에 관한 질문

port_by_check_pg_drc Fat Metal Min Cut Enclosure Rule error - cut's metal encosure ..

이상호 25.01.06 50
3540 [답변] [SF28-2402] place_opt시 M1 drc error에 관한 질문

port_by_check_pg_drc Fat Metal Min Cut Enclosure Rule error - cut's metal encosure ..

김연태 25.01.07 24
3539 [답변] [SF28-2402] place_opt시 M1 drc error에 관한 질문

port_by_check_pg_drc Required by One-Neighbor End-of-Line Spacing Rule rule. Net: V..

이상호 25.01.07 25
3538 [답변] [SF28-2402] place_opt시 M1 drc error에 관한 질문

port_by_check_pg_drc Required by One-Neighbor End-of-Line Spacing Rule rule. Net: V..

김연태 25.01.09 81
3537 cadence online supoort 계정 문의

port를 사용중이고, 25년도 7월 까지 유효한 것으로 알고 있는데, 추가로 다른 계정을 ca..

최유진 25.01.06 15
3536 [답변] cadence online supoort 계정 문의

port를 사용중이고, 25년도 7월 까지 유효한 것으로 알고 있는데, 추가로 다른 계정을 ca..

정재희 25.01.06 25
3535 [답변] Power Switch cell PG connectivity 오류

port를 추가로 만들어도 괜찮은지 궁금합니다.   항상 답변 감사드립니다. [김연..

박하늘 25.01.07 33
3534 TCAD 백업 데이터 복사 문제

port를 사용해 봤지만 SWB로 인식이 되지 않는듯 합니다.   백업 파일에 문제가 ..

송유빈 24.12.31 12
3533 [답변] TCAD 백업 데이터 복사 문제

port를 사용해 봤지만 SWB로 인식이 되지 않는듯 합니다.   백업 파일에 문제가 ..

조인신 25.01.02 23
3532 SF28-2402회차 .LVS 질문

porting source failed"라는 오류가 발생하고 있습니다. 현재 사용 중인 Rules 파일은 ..

김현준 24.12.30 39
3531 [답변] SF28-2402회차 .LVS 질문

porting source failed"라는 오류가 발생하고 있습니다. 현재 사용 중인 Rules 파일은 ..

조인신 24.12.31 84
3530 [답변] SS28 PEX Configuration issue

port. Best regards,Ishara     [Jo In-shin]'s article ================..

이종욱 25.01.02 6
3529 [답변] SS28 PEX Configuration issue

port. Best regards,Ishara     [Jo In-shin]'s article ================..

조인신 25.01.02 74
3528 [답변] 정규 수업용 XMODEL license 문의

port 를 열어줘야 합니다. 학교의 방화벽에서 막힌 것이라면 위 두 port 를 열어달라고 ..

조인신 24.12.24 44
3527 Catapult Ultra와 Design Compiler 연동 질문

port 기능을 통해 SAIF파일을 물려서 Power를 측정하려고 시도하고 있습니다. Catapult에..

김상현 24.12.15 30
3526 [답변] Catapult Ultra와 Design Compiler 연동 질문

port 될 수 있습니다.  또한 (1)constraint 및 (2) Design Compiler 의 compile 옵..

김연태 24.12.24 16
3525 [답변] sentaurus TCAD workbench가 folder로 인식됩니다.

port 로 삽입해 보시기 바랍니다.   [여상훈]님의 글 ==========================..

조인신 24.12.12 20
3524 [SS28_2402] digital lvs 문의

port 내용입니다.   report 첫부분에 IO pad 관련 문제가 있는것 같은데 원인을 ..

김도원 24.12.06 46
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 11 12