
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3423 |
[답변] [SB130-2401] export error 문의 드립니다.
port 하였는데, 다음과 같이 error 가 발생하였습니다. 확인해본 결과, layout에 포함.. |
김연태 | 24.10.29 | 56 |
| 3422 |
[답변] Sentaurus 문의드립니다.
portion of the interface enclosed within the user-specified box. A default value of.. |
조인신 | 24.10.29 | 35 |
| 3421 |
SS28-2402 클라우드 서버 접속 문의
안녕하세요, 이번 SS28-2402 MPW 참여하는 DGIST 송민영 교수님 연구실 박찬수입니다. &.. |
박찬수 | 24.10.28 | 49 |
| 3420 |
[답변] SS28-2402 클라우드 서버 접속 문의
안녕하세요 현재 등록된 설계자 IP는 114.71.101.157, 114.71.101.156 입니다. 다.. |
관리자 | 24.10.29 | 19 |
| 3419 |
[답변] SS28-2402 클라우드 서버 접속 문의
port로 접속했는데 여전히 클라우드 서버 접속이 되지 않는 것 같습니다. 혹시 접속 방.. |
박찬수 | 24.10.29 | 12 |
| 3418 |
[답변] SS28-2402 클라우드 서버 접속 문의
port로 접속했는데 여전히 클라우드 서버 접속이 되지 않는 것 같습니다. 혹시 접속 방.. |
박찬수 | 24.10.29 | 29 |
| 3417 |
[답변] [SB130-2401] LVS Error 관련 문의드립니다.
port로 보다시피 instance에서 diode가 따로 잡히지 않는 것으로 보입니다. 이에 질문이.. |
김재균 | 24.10.26 | 115 |
| 3416 |
[SB130-2401] Full custom 설계 시 소자 및 ESD 관련 질문
port MOSFET은 사용하지 못하고 tw-lvn, tw-lvp 만 사용이 가능한가요? 3. Libr.. |
김연우 | 24.10.24 | 42 |
| 3415 |
[답변] [SB130-2401] Full custom 설계 시 소자 및 ESD 관련 질문
port MOSFET은 사용하지 못하고 tw-lvn, tw-lvp 만 사용이 가능한가요? ==> 6port에 .. |
이종행 | 24.10.24 | 103 |
| 3414 |
[답변] 라이센스 관련 문의
port 를 다르게 지정하여 프로세서를 2개 실행 시켜 보는 방법입니다. 예를.. |
김연태 | 24.10.24 | 30 |
| 3413 |
[답변] 라이센스 관련 문의
port 를 다르게 지정하여 프로세서를 2개 실행 시켜 보는 방법입니다. 예를.. |
정서영 | 24.10.24 | 38 |
| 3412 |
[SB130] 서버 접속 관련 문의 드립니다.
안녕하세요 경북대학교 조건희 교수님 연구실 박사과정 여성일입니다. 이.. |
여성일 | 24.10.23 | 21 |
| 3411 |
[답변] [SB130] 서버 접속 관련 문의 드립니다.
안녕하세요 경북대 조건희 교수님 연구실은 sb1501, sb0201 사용하고 있습니다. .. |
관리자 | 24.10.23 | 22 |
| 3410 |
[답변] [SB130] 서버 접속 관련 문의 드립니다.
안녕하세요, IDEC 이종행입니다. System 담당자께 인폼하겠습니다. 그런데, ID.. |
이종행 | 24.10.23 | 30 |
| 3409 |
[Synopsys Design Complier 에러 관련 문의]
port Center by usingEnter A Call at http://solvnet.synopsys.com/EnterACall. * For .. |
윤성웅 | 24.10.23 | 28 |
| 3408 |
[답변] [Synopsys Design Complier 에러 관련 문의]
port Center by usingEnter A Call at http://solvnet.synopsys.com/EnterACall. * For .. |
김연태 | 24.10.23 | 55 |
| 3407 |
28FDSOI DRC 질문드립니다
port 하기 위해 starrc를 사용하고 calibre에서 조정한 뒤, 이를 다시 icc2에 가져오는 .. |
조현준 | 24.10.22 | 35 |
| 3406 |
[답변] 28FDSOI DRC 질문드립니다
port 하기 위해 starrc를 사용하고 calibre에서 조정한 뒤, 이를 다시 icc2에 가져오는 .. |
김연태 | 24.10.22 | 21 |
| 3405 |
[답변] 28FDSOI DRC 질문드립니다
port 하기 위해 starrc를 사용하고 calibre에서 조정한 뒤, 이를 다시 icc2에 가져오는 .. |
조현준 | 24.10.23 | 58 |
| 3404 |
[답변] 28FDSOI icc2 DRC 질문
port 가 Power Rail 위치와 어긋나 있어 발생하는 것으로 예상됩니다. .. |
김연태 | 24.10.21 | 43 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
LEA-128/192/256
ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform.. |
신경욱 | 15.08.26 | 27 |
| 참여교수 성과 - IP |
LEA-128 Encryption/Decryption
port for encryption and decryption of 128-bit block cipher LEA - Support for key l.. |
신경욱 | 15.08.26 | 19 |
| 참여교수 성과 - IP |
LEA-128 Encryption
ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc.. |
신경욱 | 15.08.26 | 20 |
| 참여교수 성과 - IP |
Census transform based adaptive support weight stereo matching IP
port weight stereo matching IP |
문병인 | 15.08.25 | 38 |
| 공지사항 |
제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..
ported by the IDEC' 문구 삽입 .. |
김하늘 | 15.11.09 | 7158 |
| 공지사항 |
JICAS(Vol1. No.2) 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통.. |
이의숙 | 15.11.05 | 7387 |
| 참여교수 성과 - IP |
High Efficiency Current-Regulated Charge Pump for LED Driver
portant for a liquid crystal display (LCD) panel to get high quality display with l.. |
김철우 | 14.09.20 | 30 |
| 참여교수 성과 - IP |
6Gbps injection locked CDR
portional to the jitter-tolerance performance. However, the injection strength can .. |
김철우 | 14.09.20 | 20 |
| 공지사항 |
JICAS 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 .. |
전항기 | 14.12.26 | 17588 |
| 참여교수 성과 - IP |
4.5GHz Injection locked all-digital PLL
portional path and integral path to generate high quality clock and make overall lo.. |
김철우 | 14.09.20 | 17 |
| 참여교수 성과 - IP |
Tile-based Rasterizer for 3D graphics
portant, the amount of calculation in rasterization phase which is required to calc.. |
이광엽 | 14.09.18 | 34 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - IP |
AXI protocol converter
port all the operations required by the protocol |
이찬호 | 14.09.02 | 16 |
| 참여교수 성과 - IP |
8x8 AXI Interconnect
port operation with improved efficiency of the communication protocol. It also sup.. |
이찬호 | 14.09.02 | 21 |
| 구인/구직 |
(재)충북테크노파크 2014년 제5차 직원채용 공고
공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 .. |
전항기 | 15.01.08 | 5697 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC
port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N |
이승훈 | 14.08.30 | 51 |
| 참여교수 성과 - IP |
A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 9 |
| 참여교수 성과 - IP |
A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 16 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 13 |


