Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
3303 TCAD 라이선스 오류 관련 문의드립니다.

port 2700022:22:53 (lmgrd) (@lmgrd-SLOG@) =========================================..

강재원 24.08.14 120
3302 [답변] TCAD 라이선스 오류 관련 문의드립니다.

port 2700022:22:53 (lmgrd) (@lmgrd-SLOG@) =========================================..

조인신 24.08.16 53
3301 [답변] TCAD 라이선스 오류 관련 문의드립니다.

port 2700022:22:53 (lmgrd) (@lmgrd-SLOG@) =========================================..

강재원 24.08.16 54
3300 Star RC로 RC extraction 하는 과정이 궁금합니다.

  안녕하세요? ICV를 이용해서 LVS 까지는 패스 시켰는데 그 이후, Star RC를 통..

나웅대 24.08.14 24
3299 [답변] Star RC로 RC extraction 하는 과정이 궁금합니다.

port_file 파일이 있습니다.  이 파일이 ICV_RUNSET_REport_FILE 에 지정해줘..

조인신 24.08.14 25
3298 [답변] Star RC로 RC extraction 하는 과정이 궁금합니다.

port_file 파일이 있습니다.  이 파일이 ICV_RUNSET_REport_FILE 에 지정해줘..

나웅대 24.08.14 5
3297 [답변] Star RC로 RC extraction 하는 과정이 궁금합니다.

port_file 파일이 있습니다.  이 파일이 ICV_RUNSET_REport_FILE 에 지정해줘..

조인신 24.08.14 38
3296 [SF28] Core VDD IO 사용관련

port가 VDD, GND 포트가 두개이다 보니 10um간격으로 LB layer가 그려져 있는 것을 확인..

이동권 24.08.13 64
3295 라이센스 관련 문의드립니다.

ported in <SCL_2021.12> version. 확인 부탁드립니다.     감사합..

오종수 24.08.12 55
3294 [답변] 라이센스 관련 문의드립니다.

ported in <SCL_2021.12> version. 확인 부탁드립니다.     감사합..

조인신 24.08.13 18
3293 [답변] 라이센스 관련 문의드립니다.

ported in <SCL_2021.12> version. 확인 부탁드립니다.     감사합..

오종수 24.08.13 9
3292 [답변] 라이센스 관련 문의드립니다.

ported in <SCL_2021.12> version. 확인 부탁드립니다.     감사합..

조인신 24.08.13 20
3291 [답변] 라이센스 관련 문의드립니다.

port number in the license.' 라는 문구가 나옵니다. 또한, 디자인비전 실행시 나오는 ..

오종수 24.08.20 13
3290 [답변] 라이센스 관련 문의드립니다.

port number in the license.' 라는 문구가 나옵니다. 또한, 디자인비전 실행시 나오는 ..

조인신 24.08.21 48
3289 Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니다.

port를 통해 generate schematic from netlist 하는 기능이 있는데   cdl 파일이..

나웅대 24.08.12 14
3288 [답변] Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니..

port 창에서 help 를 눌러 manual 을 참고하시기 바랍니다.    [나웅대]님의..

조인신 24.08.12 12
3287 [답변] Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니..

port 창에서 help 를 눌러 manual 을 참고하시기 바랍니다.    [나웅대]님의..

나웅대 24.08.13 3
3286 [답변] Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니..

port 중 Importing Design Netlist Data as Text Views 와  Importing Design Netl..

조인신 24.08.13 4
3285 [답변] Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니..

port term을 D G S 만 남기고 지웠는데 이런 식으로 진행하니   Warning: Importe..

나웅대 24.08.13 6
3284 [답변] Custom Compiler의 기능 중 하나인 Schematic from netlist에 대해 궁금합니..

port 수가 맞지 않아 발생하는 내용으로 보입니다. device map 을 수정하지 않고  ..

조인신 24.08.13 24
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 11 12