
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 3163 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조인신 | 24.07.01 | 7 |
| 3162 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조혜양 | 24.07.01 | 16 |
| 3161 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조인신 | 24.07.01 | 4 |
| 3160 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조혜양 | 24.07.01 | 1 |
| 3159 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조인신 | 24.07.01 | 3 |
| 3158 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조혜양 | 24.07.01 | 2 |
| 3157 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조인신 | 24.07.01 | 6 |
| 3156 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port LB_HOME=/home/cadence/Liberate export OA_HOME=/home/cadence/Liberate/oa.v22.6.. |
조혜양 | 24.07.01 | 3 |
| 3155 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port OS 는 CentOS 7.3 ~ 7.9(64bit) 라고 README_CentOS7.txt 파일에 명시되어 있.. |
조인신 | 24.07.01 | 13 |
| 3154 |
[답변] Liberate tool 실행 관련 문의 드립니다.
port OS 는 CentOS 7.3 ~ 7.9(64bit) 라고 README_CentOS7.txt 파일에 명시되어 있.. |
조혜양 | 24.07.01 | 46 |
| 3153 |
[SF28-2401] memory wrapper report_timing 결과가..
port_timing을 했는데, 왜 저렇게 크게 나오는지 알 수 있을까요? PrimeTime도 같게 나.. |
이민영 | 24.06.26 | 59 |
| 3152 |
[답변] DB 180nm 공정 LVS(ERC에러) 문의드립니다.
port 로 연결하고 name 이나 port 명을 LVS rule 파일의 VARIABLE LVS_ERC_POWER_NAME ".. |
조인신 | 24.06.24 | 51 |
| 3151 |
Sentaurus TCAD gpu 문의
port: 108.61 sec (98.9%) newDim (1 calls).0.57 sec (0.5%) MakeInterfaces (7 calls).. |
최은진 | 24.06.12 | 22 |
| 3150 |
[답변] Sentaurus TCAD gpu 문의
port: 108.61 sec (98.9%) newDim (1 calls).0.57 sec (0.5%) MakeInterfaces (7 calls).. |
조인신 | 24.06.13 | 30 |
| 3149 |
Spectre ADE-3036 error
ported for the simulator.\o Alternatively, run the simulator standalone using the r.. |
변준호 | 24.05.30 | 43 |
| 3148 |
[답변] Spectre ADE-3036 error
ported for the simulator.\o Alternatively, run the simulator standalone using the r.. |
조인신 | 24.05.30 | 17 |
| 3147 |
[답변] Spectre ADE-3036 error
ported for the simulator.\o Alternatively, run the simulator standalone using the r.. |
변준호 | 24.05.30 | 9 |
| 3146 |
[답변] Spectre ADE-3036 error
ported for the simulator.Alternatively, run the simulator standalone using the runS.. |
조인신 | 24.05.30 | 11 |
| 3145 |
[답변] Spectre ADE-3036 error
ported for the simulator.\o Alternatively, run the simulator standalone using the r.. |
조인신 | 24.05.30 | 44 |
| 3144 |
삼성 28nm 공정 calibre xACT관련 문의
port에서의 에러는 아래와 같이 나타났습니다. 환경설정도 동일하게 했고 TEXT_DE.. |
김세호 | 24.05.29 | 38 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 특허 |
Disparity Computation Method Through Stereo Matching Based on Census..
port Weight and System Thereof |
문병인 | 15.08.25 | 3 |
| 참여교수 성과 - 논문 |
A Flexible Programmable Memory BIST for Embedded Single-port Memory ..
|
강성호 | 14.09.16 | 16 |
| 참여교수 성과 - 논문 |
Multi-stage FIR filter design for portable digital spectrum analyzers
|
이성주 | 14.09.15 | 5 |
| 참여교수 성과 - IP |
Public-key Crypto-core IP for ECC and RSA
ports the 224-bit ECC over GF(p) and the 2,048-bit RSA defined by NIST Std. FIPS PU.. |
신경욱 | 18.10.29 | 33 |
| 참여교수 성과 - IP |
ARIA-GCM Authenticated Encryption Core IP
ports five modes of operation of ARIA including ECB, CBC, OFB, CTR and CFB, and sup.. |
신경욱 | 18.10.29 | 23 |
| 참여교수 성과 - IP |
AES-GCM Authenticated Encryption Core IP
ports CTR mode of operation of AES and two key sizes of 128-bit and 256-bit for enc.. |
신경욱 | 18.10.29 | 28 |
| 공지사항 |
2018 XUP(Xilinx University Program) Professor Workshop Invitation
port/university/workshops/korea-registration-form.html &nb.. |
석은주 | 18.10.19 | 47893 |
| 참여교수 성과 - IP |
ECC-P224 core
port 224-bit elliptic curve over prime field defined by NIST - Support for private.. |
신경욱 | 17.10.24 | 82 |
| 참여교수 성과 - IP |
ECC-B233 core
port 233-bit elliptic curve over binary field defined by NIST - Support for privat.. |
신경욱 | 17.10.24 | 60 |
| 공지사항 |
ISOCC 2018 call for paper
portant Dates : □ Submission of Special Session and Tutorial Proposals: June 22, 2.. |
김하늘 | 18.06.29 | 40191 |
| 개설 희망 강좌 신청 |
low drop-out regulator 설계 관련 강의가 열렸으면 좋겠습니다.
portable device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구.. |
김필수 | 18.09.22 | 6663 |
| 공지사항 |
[한국반도체학술대회] '제 2회 강대원상'의 주인공을 찾습니다! (신청 마..
『제 25회 한국반도체학술대회』 The 25th Korean Conference on Semiconductors 2018.. |
김하늘 | 17.12.22 | 28519 |
| 참여교수 성과 - IP |
Tiny AES-128 Crypto-core
ports three different key sizes; 128, 192, 256 bits.The Tiny AES-128 crypto-core su.. |
신경욱 | 16.09.29 | 15 |
| 참여교수 성과 - IP |
Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V - F.. |
김종선 | 15.09.05 | 107 |
| 참여교수 성과 - IP |
Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V -.. |
김종선 | 15.09.05 | 5 |
| 참여교수 성과 - IP |
All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop
portability. Implemented in a 65nm 1.0-V CMOS process, the proposed clock generato.. |
김종선 | 15.09.05 | 11 |
| 참여교수 성과 - IP |
Displayport v1.2a Receiver PHY
Displayport v1.2a Receiver PHY |
김철우 | 15.09.03 | 20 |
| 참여교수 성과 - 논문 |
시그마 델타 변조를 이용한 HDMI 표준의 Display port 오디오 타임스탬프..
|
강진구 | 14.09.03 | 15 |
| 참여교수 성과 - 특허 |
Antenna device for a portable terminal
적층기판 환경에서 구성한 소형 LC loaded 안테나 |
김문일 | 14.09.15 | 3 |
| 참여교수 성과 - IP |
LPDDR Memory Controller
port 100MHz speed grades of LPDDR devices. It is designed using Verilog-HDL and ver.. |
이찬호 | 15.08.27 | 18 |


