VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2823 |
[답변] smartspice 라이센스 관련 문의입니다.
port LM_LICENSE_FILE=27000@143.248.230.188 다음과 같이 설정하였습니다. 어.. |
허강산 | 23.08.16 | 8 |
| 2822 |
[답변] smartspice 라이센스 관련 문의입니다.
port LM_LICENSE_FILE=27000@143.248.230.188 다음과 같이 설정하였습니다. 어.. |
조인신 | 23.08.17 | 42 |
| 2821 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
port_analysis_coverage 명령으로 타이밍 계산을 해보시는 것을 추천합니다 .. |
선혜승 | 23.08.14 | 42 |
| 2820 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
port_analysis_coverage 명령으로 타이밍 계산을 해보시는 것을 추천합니다 .. |
권한결 | 23.08.14 | 14 |
| 2819 |
[답변] 스탠다드 셀을 직접 사용하는 RTL 디자인과 클럭 신호가 없는 디자인에 대한..
port_power 명령 내린 것이라면 괜찮겠습니다 감사합니다 .. |
선혜승 | 23.08.16 | 67 |
| 2818 |
[Primesim 설치 관련 문의]
port FINESIM_HOME=/tools/synopsys/finesim/finesim/P-2019.06/finesim로 설정되어 있습.. |
윤성웅 | 23.08.11 | 32 |
| 2817 |
[답변] [Primesim 설치 관련 문의]
port FINESIM_HOME=/tools/synopsys/finesim/finesim/P-2019.06/finesim로 설정되어 있습.. |
조인신 | 23.08.14 | 57 |
| 2816 |
Sentaurus TCAD license 실행 문제
port logging. Use Flexera's 5:21:52 (lmgrd) software license administ.. |
김정환 | 23.08.11 | 37 |
| 2815 |
[답변] Sentaurus TCAD license 실행 문제
port logging. Use Flexera's 5:21:52 (lmgrd) software license administ.. |
조인신 | 23.08.11 | 43 |
| 2814 |
[서버] lmgrd error 문의 드립니다.
port@host or license file is being used, or the port or hostname in the license fil.. |
장은교 | 23.08.03 | 34 |
| 2813 |
[답변] [서버] lmgrd error 문의 드립니다.
port@host or license file is being used, or the port or hostname in the license fil.. |
조인신 | 23.08.04 | 23 |
| 2812 |
[답변] [서버] lmgrd error 문의 드립니다.
port@host or license file is being used, or the port or hostname in the license fil.. |
장은교 | 23.08.04 | 51 |
| 2811 |
[답변] IC Compiler1 set_inter_clock_delay 관련해서 질문드립니다.
port_clock 명령부터 내려보시기 바랍니다 감사합니다 [송연섭].. |
선혜승 | 23.08.02 | 8 |
| 2810 |
[답변] IC Compiler1 set_inter_clock_delay 관련해서 질문드립니다.
port_clock 명령부터 내려보시기 바랍니다 감사합니다 [송연섭].. |
송연섭 | 23.08.02 | 5 |
| 2809 |
[답변] IC Compiler1 set_inter_clock_delay 관련해서 질문드립니다.
port_clock 명령부터 내려보시기 바랍니다 감사합니다 [송연섭].. |
선혜승 | 23.08.04 | 17 |
| 2808 |
[답변] Mixed Signal 디자인에서 파워 측정 질문 드립니다.
port_lib <lib 이름> lc_shell> write_lib <lib 이름> -f db -o &.. |
선혜승 | 23.08.02 | 72 |
| 2807 |
방화벽과 tool license의 port 번호 관련 질문드립니다.
port를 열어주게 되었습니다. SYNOPSYS license는 다른 분께서 올린 질문/답변을 보고 .. |
정민지 | 23.07.31 | 46 |
| 2806 |
[답변] 방화벽과 tool license의 port 번호 관련 질문드립니다.
port 를 siemens 의 경우 1717, 1718 port 를 방화벽에서 열어주면 됩니다. &nbs.. |
조인신 | 23.07.31 | 19 |
| 2805 |
[답변] 방화벽과 tool license의 port 번호 관련 질문드립니다.
port 를 siemens 의 경우 1717, 1718 port 를 방화벽에서 열어주면 됩니다. &nbs.. |
정민지 | 23.07.31 | 7 |
| 2804 |
[답변] 방화벽과 tool license의 port 번호 관련 질문드립니다.
port 를 siemens 의 경우 1717, 1718 port 를 방화벽에서 열어주면 됩니다. &nbs.. |
조인신 | 23.07.31 | 16 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 특허 |
Disparity Computation Method Through Stereo Matching Based on Census..
port Weight and System Thereof |
문병인 | 15.08.25 | 3 |
| 참여교수 성과 - 논문 |
A Flexible Programmable Memory BIST for Embedded Single-port Memory ..
|
강성호 | 14.09.16 | 16 |
| 참여교수 성과 - 논문 |
Multi-stage FIR filter design for portable digital spectrum analyzers
|
이성주 | 14.09.15 | 5 |
| 참여교수 성과 - IP |
Public-key Crypto-core IP for ECC and RSA
ports the 224-bit ECC over GF(p) and the 2,048-bit RSA defined by NIST Std. FIPS PU.. |
신경욱 | 18.10.29 | 33 |
| 참여교수 성과 - IP |
ARIA-GCM Authenticated Encryption Core IP
ports five modes of operation of ARIA including ECB, CBC, OFB, CTR and CFB, and sup.. |
신경욱 | 18.10.29 | 23 |
| 참여교수 성과 - IP |
AES-GCM Authenticated Encryption Core IP
ports CTR mode of operation of AES and two key sizes of 128-bit and 256-bit for enc.. |
신경욱 | 18.10.29 | 28 |
| 공지사항 |
2018 XUP(Xilinx University Program) Professor Workshop Invitation
port/university/workshops/korea-registration-form.html &nb.. |
석은주 | 18.10.19 | 47893 |
| 참여교수 성과 - IP |
ECC-P224 core
port 224-bit elliptic curve over prime field defined by NIST - Support for private.. |
신경욱 | 17.10.24 | 82 |
| 참여교수 성과 - IP |
ECC-B233 core
port 233-bit elliptic curve over binary field defined by NIST - Support for privat.. |
신경욱 | 17.10.24 | 60 |
| 공지사항 |
ISOCC 2018 call for paper
portant Dates : □ Submission of Special Session and Tutorial Proposals: June 22, 2.. |
김하늘 | 18.06.29 | 40191 |
| 개설 희망 강좌 신청 |
low drop-out regulator 설계 관련 강의가 열렸으면 좋겠습니다.
portable device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구.. |
김필수 | 18.09.22 | 6662 |
| 공지사항 |
[한국반도체학술대회] '제 2회 강대원상'의 주인공을 찾습니다! (신청 마..
『제 25회 한국반도체학술대회』 The 25th Korean Conference on Semiconductors 2018.. |
김하늘 | 17.12.22 | 28519 |
| 참여교수 성과 - IP |
Tiny AES-128 Crypto-core
ports three different key sizes; 128, 192, 256 bits.The Tiny AES-128 crypto-core su.. |
신경욱 | 16.09.29 | 15 |
| 참여교수 성과 - IP |
Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V - F.. |
김종선 | 15.09.05 | 107 |
| 참여교수 성과 - IP |
Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V -.. |
김종선 | 15.09.05 | 5 |
| 참여교수 성과 - IP |
All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop
portability. Implemented in a 65nm 1.0-V CMOS process, the proposed clock generato.. |
김종선 | 15.09.05 | 11 |
| 참여교수 성과 - IP |
Displayport v1.2a Receiver PHY
Displayport v1.2a Receiver PHY |
김철우 | 15.09.03 | 20 |
| 참여교수 성과 - 논문 |
시그마 델타 변조를 이용한 HDMI 표준의 Display port 오디오 타임스탬프..
|
강진구 | 14.09.03 | 15 |
| 참여교수 성과 - 특허 |
Antenna device for a portable terminal
적층기판 환경에서 구성한 소형 LC loaded 안테나 |
김문일 | 14.09.15 | 3 |
| 참여교수 성과 - IP |
LPDDR Memory Controller
port 100MHz speed grades of LPDDR devices. It is designed using Verilog-HDL and ver.. |
이찬호 | 15.08.27 | 18 |