Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
2783 [답변] SS28-2301 최종 디자인 제출 질문

port file, gds file을 업로드를 한 후에 gds를 제출을 하였는데  제가 모르고 확..

김연태 23.07.22 5
2782 [답변] SS28-2301 최종 디자인 제출 질문

port file, gds file을 업로드를 한 후에 gds를 제출을 하였는데  제가 모르고 확..

김현준 23.07.22 13
2781 [답변] SS28-2301 최종 디자인 제출 질문

port file, gds file을 업로드를 한 후에 gds를 제출을 하였는데  제가 모르고 확..

김연태 23.07.22 75
2780 [ss28_2301회차] DB 검증 자동화 시스템

port를 제출하였는데 idec 홈페이지에 제출하기를 누르면 첨부한 사진과 같이 fifrefox로..

류경태 23.07.22 21
2779 [답변] [ss28_2301회차] DB 검증 자동화 시스템

port를 제출하였는데 idec 홈페이지에 제출하기를 누르면 첨부한 사진과 같이 fifrefox로..

김연태 23.07.22 22
2778 SS28-2301_TOP gds 질문

port file을 뽑고 gds file과 DRC LVS file을 ftp를 통해서 제출을 하면 되는것으로 알고..

김현준 23.07.21 33
2777 [답변] SS28-2301_TOP gds 질문

port file을 뽑고 gds file과 DRC LVS file을 ftp를 통해서 제출을 하면 되는것으로 알고..

조인신 23.07.21 50
2776 DC power report관련 질문

port를 보고 있는데, SS_0.9V_125C에서 report된 leakage power가 FF_1.1V_m45C보다 더 ..

이혁진 23.07.21 7
2775 [답변] DC power report관련 질문

port_power    그리고 report_power 는 엄밀하게는  dc 후에 보는 것이..

선혜승 23.07.21 17
2774 GDS 추출

port를 하려고 하는데 GDS export를 할 때 analog outline과 pad를 포함해서 GDS를 뽑아..

김현준 23.07.20 39
2773 [답변] GDS 추출

port를 하려고 하는데 GDS export를 할 때 analog outline과 pad를 포함해서 GDS를 뽑아..

조인신 23.07.20 21
2772 [답변] GDS 추출

port 할 때 analog outline과 pad를 포함해서 export를 진행을 하고 1. 만약 export 후..

김현준 23.07.20 9
2771 [답변] GDS 추출

port 를 다시 해보는 것은 좋습니다.    하지만 반드시 해야 되는 것은 아닙..

조인신 23.07.20 79
2770 [SS28-2301] Pad, DRC, LVS 질문

port는 analog outline과 pad를 포함한 최종 디자인에서 돌려서 제출하나요?   늘..

변준호 23.07.20 40
2769 [답변] [SS28-2301] Pad, DRC, LVS 질문

port는 analog outline과 pad를 포함한 최종 디자인에서 돌려서 제출하나요?   늘..

조인신 23.07.20 90
2768 [답변] synopsys license 적용 관련 (방화벽)

안녕하세요. IDEC 조인신입니다.     방화벽으로 인해 문제가 발생할 경우..

조인신 23.07.17 18
2767 [답변] synopsys license 적용 관련 (방화벽)

  안녕하세요~   첨부1과 같이 VENDOR 라인의 마지막에 port=26586 로 설정..

조경선 23.07.17 13
2766 [답변] synopsys license 적용 관련 (방화벽)

  안녕하세요. 라이선스 데몬 설정은 정상적으로 되어있은 것으로 보이는데요. ..

관리자 23.07.17 39
2765 SS28_2301 DB제출 관련 문의

port file에 대한 문의를  드리고 싶습니다.   1.DRC, LVS를 마쳤을 때 나..

김동욱 23.07.17 28
2764 [답변] SS28_2301 DB제출 관련 문의

port 를 제출하시면 됩니다     아날로그 디자인이라면   c..

선혜승 23.07.17 73
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply ..

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
참여교수 성과 - IP A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 18W Stereo Class-D Audio Output Power Stage for a DTV Application

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 18
참여교수 성과 - IP A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 14
참여교수 성과 - IP A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 15
참여교수 성과 - IP A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
참여교수 성과 - IP A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 25
구인/구직 소프트웨어정책연구소 연구원 초빙 공고

소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..

전항기 14.01.13 3542
1 11 12