Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
2763 GDS 추출(Stream in/ out )문의

port를 이용해 stream out 을 진행했고 log 창에서의 warning이 하단의 그림(2)과 같이 ..

김동욱 23.07.15 55
2762 [답변] GDS 추출(Stream in/ out )문의

port를 이용해 stream out 을 진행했고 log 창에서의 warning이 하단의 그림(2)과 같이 ..

김연태 23.07.15 80
2761 [답변] DC Compiler Not Enable Issue

port shows the status LISTEN  if it is, your daemon is ok  and go to exe..

선혜승 23.07.14 16
2760 [답변] PAD 관련 DRC 에러 문의드립니다.

port file 부분도 업로드 해야하는 부분이 있습니다.3개의 TOP 회로에 대해서 각각 LVS를..

이지원 23.07.14 52
2759 [답변] PAD 관련 DRC 에러 문의드립니다.

port file 부분도 업로드 해야하는 부분이 있습니다.3개의 TOP 회로에 대해서 각각 LVS를..

조인신 23.07.14 34
2758 [답변] PAD 관련 DRC 에러 문의드립니다.

port file 부분도 업로드 해야하는 부분이 있습니다.3개의 TOP 회로에 대해서 각각 LVS를..

이지원 23.07.14 201
2757 Synopsys 라이센스 문의

port SNPSLMD_LINCESE_FILE=26585@143.248.230.188 부분을 어떻게 수정해야 하는지 문의..

김민수 23.07.13 25
2756 [답변] Synopsys 라이센스 문의

port SNPSLMD_LINCESE_FILE=26585@143.248.230.188 부분을 어떻게 수정해야 하는지 문의..

선혜승 23.07.13 32
2755 [답변] Synopsys license 데몬 관련 문의

port 를 지정하려면  VENDOR snpslmd /path/to/snpslmd port=26586 로 해야 합니..

조인신 23.07.13 33
2754 [답변] Synopsys license 데몬 관련 문의

port 를 지정하려면  VENDOR snpslmd /path/to/snpslmd port=26586 로 해야 합니..

황찬욱 23.07.13 69
2753 synopsys TCAD 문의

port model을 적용하려 합니다. 이 모델을 표현하기위해서는 pmi model을 적용하는 방법 ..

신석연 23.07.12 41
2752 [답변] synopsys TCAD 문의

port model을 적용하려 합니다. 이 모델을 표현하기위해서는 pmi model을 적용하는 방법 ..

김별님 23.07.13 36
2751 [답변] 라이센스 관련 질문

port 가 방화벽으로 막혀있지 않아야 하며, 환경 설정 파일에서 라이선스 관련 부분에 ..

조인신 23.07.12 48
2750 lvs schematic export

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : EDA Tool 버전(SCL/LCU/MGLS 포함..

노재현 23.07.12 36
2749 [답변] lvs schematic export

안녕하세요. IDEC 조인신입니다.     첫 CIW 의 메시지에 문제가 무엇이고..

조인신 23.07.12 38
2748 Synopsys License Daemon 구동

port number, snpslmd 경로 모두 알맞게 수정했습니다.)   어떤 문제인지 알고자 ..

문성빈 23.07.11 47
2747 [답변] Synopsys License Daemon 구동

port number, snpslmd 경로 모두 알맞게 수정했습니다.)   어떤 문제인지 알고자 ..

조인신 23.07.11 64
2746 [답변] synopsys tcad

port 가 방화벽으로 막혀있지 않아야 하며, (이 부분은 이미 설정되어 있을 것으로 판단..

조인신 23.07.11 18
2745 [답변] synopsys tcad

port 가 방화벽으로 막혀있지 않아야 하며, (이 부분은 이미 설정되어 있을 것으로 판단..

김예은 23.07.12 11
2744 DB2301 DRC 및 Chip sealring Bias 문의

port 인데, Density error를 제외한 LU.LV관련 DRC는 무시해도 된다 생각하면 될까요? ..

이용승 23.07.10 23
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 11 12