반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
3963	[답변] cadence ADE L port LM_LICENSE_FILE=5280@143.248.230.188:5280@143.248.230.169:5280@143.248.230.189..	이주은	26.01.13	13
3962	[답변] cadence ADE L port LM_LICENSE_FILE=5280@143.248.230.188:5280@143.248.230.169:5280@143.248.230.189..	조인신	26.01.14	27
3961	[답변] chip_finish 이후 lvs 에러 질문 port 는 무시 할 수 있으나 open 과 short 는 확인하셔야 합니다. ..	김연태	26.01.13	55
3960	[SS028-2502] momCap PEX결과가 피코단위로 나옵니다. \ 안녕하세요. 카이스트 소속 장서영 입니다. 다름이 아니라, 스탠다드 셀을 이용하..	장서영	26.01.12	45
3959	[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다. 안녕하세요. IDEC 조인신입니다. PEX 의 output 을 어느 것으로 설정..	조인신	26.01.12	20
3958	[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다. 안녕하세요. 빠른 답변 감사합니다. 메탈이랑 비아를 교차하여 캡처럼 동작하..	장서영	26.01.12	8
3957	[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다. 네 PEX 의 output 을 calibreview 가 아닌 다른 Type(DSPF 나 SPEF) 으로 했을 경우에도 ..	조인신	26.01.12	6
3956	[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다. 안녕하세요. 교수님께 문의 드린 결과 일반적으로 1um^2당 캡이 1fF ..	장서영	26.01.12	11
3955	[답변] [SS028-2502] momCap PEX결과가 피코단위로 나옵니다. rule 파일은 제공하는 것을 수정하지 않았다면 문제 없습니다. PEX 시 include 하는 파..	조인신	26.01.12	63
3954	[SF28-2502] symind_rf LVS 관련 port for details. 이런 error가 발생합니다. BFMOAT layout를 M1를 통해 RX로 연결해서..	강호성	26.01.12	20
3953	[답변] [SF28-2502] symind_rf LVS 관련 port for details. 이런 error가 발생합니다. BFMOAT layout를 M1를 통해 RX로 연결해서..	조인신	26.01.12	39
3952	[답변] [SS28-2502] Verdi can not run simulation port Team, My name is Truong, a master's student in Professor Jong-Phil Hong's lab..	NGUYEN VAN TRUONG	26.01.09	19
3951	[답변] [답변] [SS28-2502] Verdi can not run simulation port Team, My name is Truong, a master's student in Professor Jong-Phil Hong's lab..	김연태	26.01.11	8
3950	[SS028-2502] GRPN1b 및 CELLSNR_warning 원인 문의 + SolvNet ported cell 이라고 설명이 써있지만 정확히 어떤 것이 문제이고 만약에..	한동현	26.01.06	19
3949	[답변] [SS028-2502] GRPN1b 및 CELLSNR_warning 원인 문의 + SolvNet ported cell 이라고 설명이 써있지만 정확히 어떤 것이 문제이고 만약에..	김연태	26.01.07	40
3948	[답변] FILLER CELL 삽입 질문입니다. port 는 M1 이므로 signal route 옵션을 M2 부터 지정하더라도 M1 까지 route 를 ..	김연태	26.01.07	31
3947	[SS028-2502] Standard cell lvs L0C2 오류 port를 하여 stream in까지 진행하였습니다. 이렇게 생성된 레이아웃과 스케메틱에, 심..	장서영	26.01.05	23
3946	[답변] [SS028-2502] Standard cell lvs L0C2 오류 port를 하여 stream in까지 진행하였습니다. 이렇게 생성된 레이아웃과 스케메틱에, 심..	조인신	26.01.06	23
3945	[SS28-2502] Post STA - Hold violation ported as a violation. Even when using PT_ECO for hold fixing, no buffer could..	TRAN SANG	25.12.26	41
3944	[답변] [SS28-2502] Post STA - Hold violation ported as a violation. Even when using PT_ECO for hold fixing, no buffer could..	김연태	25.12.27	20

1 2 3 4 5 6 7 8 9 10 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12