VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2603 |
[답변] clock 관련 constraint 문의 드립니다.
ports CLK] [get_pins UTOP/half_clk_reg/Q]set_clock_transition 0.3 [get_clocks HALF_.. |
선혜승 | 23.02.13 | 71 |
| 2602 |
Modelsim waveform export 문의
--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Modelsim EDA Tool 버전(SCL/LCU/.. |
전진우 | 23.02.06 | 16 |
| 2601 |
[답변] Modelsim waveform export 문의
[전진우]님의 글 ===========================================.. |
İ | 23.03.03 | 16 |
| 2600 |
[답변] Modelsim waveform export 문의
IDEC 선혜승입니다 모델심은 리스트라는 기능이 있습니다&.. |
선혜승 | 23.02.07 | 11 |
| 2599 |
[답변] Modelsim waveform export 문의
VCD 파일을 텍스트 재가공하는 방법으로 사용하고 있었는데, 말씀해주신 리스트 기능도 .. |
전진우 | 23.02.07 | 18 |
| 2598 |
create_generated_clock에 대해 문의드립니다.
port를 찾지 못하는 것 같더라구요. 이 명령어를 쓰고 싶으면 clock dividing 모듈을 꼭.. |
박재현 | 23.02.06 | 15 |
| 2597 |
[답변] create_generated_clock에 대해 문의드립니다.
ports CLK] [get_pins FF1/out] -divide_by 옵션과 -source 옵션이 필수이고&nb.. |
선혜승 | 23.02.06 | 44 |
| 2596 |
ERROR (DB-320001): Failed to check out the 'Cadence(R) Design Framework II' li..
Hello We install IC618 base Virtuoso, the licence setup is setenv LM_.. |
송한정 | 23.02.06 | 29 |
| 2595 |
[답변] ERROR (DB-320001): Failed to check out the 'Cadence(R) Design Framework..
Hello The problem occurs because the time of the server you are usin.. |
선혜승 | 23.02.06 | 67 |
| 2594 |
[답변] DB180-2201회 DB하이텍 180nm BCDMOS (정규모집) Packaging help
port I have more quastions, please help us to answer it Low-K wafer.. |
송한정 | 23.02.01 | 18 |
| 2593 |
[답변] DB180-2201회 DB하이텍 180nm BCDMOS (정규모집) Packaging help
port I have more quastions, please help us to answer it Low-K wafer.. |
조인신 | 23.02.01 | 40 |
| 2592 |
assura 메뉴 활성화 실패
port SPECTREHOME=/TOOLS/CADENCE/SPECTREexport CDS_INST_DIR=/TOOLS/CADENCE/IC618expo.. |
이용승 | 23.01.30 | 40 |
| 2591 |
[답변] assura 메뉴 활성화 실패
port SPECTREHOME=/TOOLS/CADENCE/SPECTREexport CDS_INST_DIR=/TOOLS/CADENCE/IC618expo.. |
조인신 | 23.01.30 | 16 |
| 2590 |
[답변] assura 메뉴 활성화 실패
port SPECTREHOME=/TOOLS/CADENCE/SPECTREexport CDS_INST_DIR=/TOOLS/CADENCE/IC618expo.. |
이용승 | 23.01.30 | 10 |
| 2589 |
[답변] assura 메뉴 활성화 실패
port SPECTREHOME=/TOOLS/CADENCE/SPECTREexport CDS_INST_DIR=/TOOLS/CADENCE/IC618expo.. |
조인신 | 23.01.30 | 76 |
| 2588 |
IO 시뮬레이션 관련 문의
port하여 schematic으로 변환 후 사용하는 방법을 생각해 봤는데 netlist의 확장자 명이 .. |
남재현 | 23.01.27 | 17 |
| 2587 |
[답변] IO 시뮬레이션 관련 문의
port 하면 넷리스트가 될 겁니다 이 넷리스트 파일을 에디터로 열어서&nb.. |
선혜승 | 23.01.27 | 26 |
| 2586 |
[답변] IO 시뮬레이션 관련 문의
port 하면 넷리스트가 될 겁니다 이 넷리스트 파일을 에디터로 열어서&nb.. |
남재현 | 23.01.27 | 8 |
| 2585 |
[답변] IO 시뮬레이션 관련 문의
port 하면 넷리스트가 될 겁니다 이 넷리스트 파일을 에디터로 열어서&nb.. |
선혜승 | 23.01.27 | 12 |
| 2584 |
[답변] IO 시뮬레이션 관련 문의
port 해서 사용 가능할까요? 아니면 mapping 처럼 추가로 진행해야 하는 부분이 있을까요.. |
남재현 | 23.01.27 | 12 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 특허 |
Disparity Computation Method Through Stereo Matching Based on Census..
port Weight and System Thereof |
문병인 | 15.08.25 | 3 |
| 참여교수 성과 - 논문 |
A Flexible Programmable Memory BIST for Embedded Single-port Memory ..
|
강성호 | 14.09.16 | 16 |
| 참여교수 성과 - 논문 |
Multi-stage FIR filter design for portable digital spectrum analyzers
|
이성주 | 14.09.15 | 5 |
| 참여교수 성과 - IP |
Public-key Crypto-core IP for ECC and RSA
ports the 224-bit ECC over GF(p) and the 2,048-bit RSA defined by NIST Std. FIPS PU.. |
신경욱 | 18.10.29 | 33 |
| 참여교수 성과 - IP |
ARIA-GCM Authenticated Encryption Core IP
ports five modes of operation of ARIA including ECB, CBC, OFB, CTR and CFB, and sup.. |
신경욱 | 18.10.29 | 23 |
| 참여교수 성과 - IP |
AES-GCM Authenticated Encryption Core IP
ports CTR mode of operation of AES and two key sizes of 128-bit and 256-bit for enc.. |
신경욱 | 18.10.29 | 28 |
| 공지사항 |
2018 XUP(Xilinx University Program) Professor Workshop Invitation
port/university/workshops/korea-registration-form.html &nb.. |
석은주 | 18.10.19 | 47893 |
| 참여교수 성과 - IP |
ECC-P224 core
port 224-bit elliptic curve over prime field defined by NIST - Support for private.. |
신경욱 | 17.10.24 | 82 |
| 참여교수 성과 - IP |
ECC-B233 core
port 233-bit elliptic curve over binary field defined by NIST - Support for privat.. |
신경욱 | 17.10.24 | 60 |
| 공지사항 |
ISOCC 2018 call for paper
portant Dates : □ Submission of Special Session and Tutorial Proposals: June 22, 2.. |
김하늘 | 18.06.29 | 40191 |
| 개설 희망 강좌 신청 |
low drop-out regulator 설계 관련 강의가 열렸으면 좋겠습니다.
portable device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구.. |
김필수 | 18.09.22 | 6663 |
| 공지사항 |
[한국반도체학술대회] '제 2회 강대원상'의 주인공을 찾습니다! (신청 마..
『제 25회 한국반도체학술대회』 The 25th Korean Conference on Semiconductors 2018.. |
김하늘 | 17.12.22 | 28519 |
| 참여교수 성과 - IP |
Tiny AES-128 Crypto-core
ports three different key sizes; 128, 192, 256 bits.The Tiny AES-128 crypto-core su.. |
신경욱 | 16.09.29 | 15 |
| 참여교수 성과 - IP |
Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V - F.. |
김종선 | 15.09.05 | 107 |
| 참여교수 성과 - IP |
Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V -.. |
김종선 | 15.09.05 | 5 |
| 참여교수 성과 - IP |
All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop
portability. Implemented in a 65nm 1.0-V CMOS process, the proposed clock generato.. |
김종선 | 15.09.05 | 11 |
| 참여교수 성과 - IP |
Displayport v1.2a Receiver PHY
Displayport v1.2a Receiver PHY |
김철우 | 15.09.03 | 20 |
| 참여교수 성과 - 논문 |
시그마 델타 변조를 이용한 HDMI 표준의 Display port 오디오 타임스탬프..
|
강진구 | 14.09.03 | 15 |
| 참여교수 성과 - 특허 |
Antenna device for a portable terminal
적층기판 환경에서 구성한 소형 LC loaded 안테나 |
김문일 | 14.09.15 | 3 |
| 참여교수 성과 - IP |
LPDDR Memory Controller
port 100MHz speed grades of LPDDR devices. It is designed using Verilog-HDL and ver.. |
이찬호 | 15.08.27 | 18 |