VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2363 |
[본센터] Connecting UPF-created supply nets to pads in Design Compiler
port VDD -domain TOP -direction in ...and so on. I'm wondering how.. |
GORYWODA MICHAL ANDRZEJ | 22.04.28 | 33 |
| 2362 |
[본센터] [답변] Connecting UPF-created supply nets to pads in Design Compiler
port VDD create_supply_net VSS create_supply_port VDD create_supply_.. |
선혜승 | 22.04.29 | 42 |
| 2361 |
SYNOPSYS VCS 라이센스 관련 문의
port at 1-800-VERILOG for more information. front end package 사용중입니다. |
임기엽 | 22.04.22 | 29 |
| 2360 |
[답변] SYNOPSYS VCS 라이센스 관련 문의
port at 1-800-VERILOG for more information. front end package 사용중입니다. |
조인신 | 22.04.25 | 50 |
| 2359 |
StarRC version 관련 문의
port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋.. |
정덕균 | 22.04.21 | 37 |
| 2358 |
[답변] StarRC version 관련 문의
port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋.. |
조인신 | 22.04.21 | 27 |
| 2357 |
[답변] StarRC version 관련 문의
port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋.. |
정덕균 | 22.04.21 | 9 |
| 2356 |
[답변] StarRC version 관련 문의
port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋.. |
조인신 | 22.04.21 | 37 |
| 2355 |
ICC area 계산문제와 오류문제
port 중에 area에 관한 정보가 있는데 cell의 area는 나오지만 net interconnect의 area.. |
윤동호 | 22.04.19 | 38 |
| 2354 |
[답변] ICC area 계산문제와 오류문제
port 중에 area에 관한 정보가 있는데 cell의 area는 나오지만 net interconnect의 area.. |
선혜승 | 22.04.19 | 67 |
| 2353 |
calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
김승준 | 22.04.15 | 77 |
| 2352 |
[답변] calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
조인신 | 22.04.18 | 34 |
| 2351 |
[답변] calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
김승준 | 22.04.18 | 11 |
| 2350 |
[답변] calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
조인신 | 22.04.18 | 10 |
| 2349 |
[답변] calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
김승준 | 22.04.18 | 11 |
| 2348 |
[답변] calibre 및 xmodel Virtuoso 연동 문제
port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n.. |
조인신 | 22.04.18 | 106 |
| 2347 |
[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다.
port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필.. |
조인신 | 22.04.13 | 27 |
| 2346 |
[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다.
port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필.. |
김현규 | 22.04.13 | 19 |
| 2345 |
[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다.
port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필.. |
조인신 | 22.04.14 | 48 |
| 2344 |
Design copiler 에서 multi-clock 사용에 관한 문의
ports 4X_CLK] [get_ports 2x_clk] create_generated_clock -divide_by 4 -name 1X.. |
문승현 | 22.04.13 | 20 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - 특허 |
Disparity Computation Method Through Stereo Matching Based on Census..
port Weight and System Thereof |
문병인 | 15.08.25 | 3 |
| 참여교수 성과 - 논문 |
A Flexible Programmable Memory BIST for Embedded Single-port Memory ..
|
강성호 | 14.09.16 | 16 |
| 참여교수 성과 - 논문 |
Multi-stage FIR filter design for portable digital spectrum analyzers
|
이성주 | 14.09.15 | 5 |
| 참여교수 성과 - IP |
Public-key Crypto-core IP for ECC and RSA
ports the 224-bit ECC over GF(p) and the 2,048-bit RSA defined by NIST Std. FIPS PU.. |
신경욱 | 18.10.29 | 33 |
| 참여교수 성과 - IP |
ARIA-GCM Authenticated Encryption Core IP
ports five modes of operation of ARIA including ECB, CBC, OFB, CTR and CFB, and sup.. |
신경욱 | 18.10.29 | 23 |
| 참여교수 성과 - IP |
AES-GCM Authenticated Encryption Core IP
ports CTR mode of operation of AES and two key sizes of 128-bit and 256-bit for enc.. |
신경욱 | 18.10.29 | 28 |
| 공지사항 |
2018 XUP(Xilinx University Program) Professor Workshop Invitation
port/university/workshops/korea-registration-form.html &nb.. |
석은주 | 18.10.19 | 47880 |
| 참여교수 성과 - IP |
ECC-P224 core
port 224-bit elliptic curve over prime field defined by NIST - Support for private.. |
신경욱 | 17.10.24 | 82 |
| 참여교수 성과 - IP |
ECC-B233 core
port 233-bit elliptic curve over binary field defined by NIST - Support for privat.. |
신경욱 | 17.10.24 | 60 |
| 공지사항 |
ISOCC 2018 call for paper
portant Dates : □ Submission of Special Session and Tutorial Proposals: June 22, 2.. |
김하늘 | 18.06.29 | 40191 |
| 개설 희망 강좌 신청 |
low drop-out regulator 설계 관련 강의가 열렸으면 좋겠습니다.
portable device의 사용이 늘어나며 저전력 SoC의 경향에 따라 PMIC의 높은 성능이 요구.. |
김필수 | 18.09.22 | 6662 |
| 공지사항 |
[한국반도체학술대회] '제 2회 강대원상'의 주인공을 찾습니다! (신청 마..
『제 25회 한국반도체학술대회』 The 25th Korean Conference on Semiconductors 2018.. |
김하늘 | 17.12.22 | 28519 |
| 참여교수 성과 - IP |
Tiny AES-128 Crypto-core
ports three different key sizes; 128, 192, 256 bits.The Tiny AES-128 crypto-core su.. |
신경욱 | 16.09.29 | 15 |
| 참여교수 성과 - IP |
Anti-harmonic Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V - F.. |
김종선 | 15.09.05 | 107 |
| 참여교수 성과 - IP |
Multi-phase Fractional-ratio Frequency Multiplying Delay-Locked Loop
ports DLL mode for de-skewing. Feature - Process : 65 nm - Supply : 1.0 V -.. |
김종선 | 15.09.05 | 5 |
| 참여교수 성과 - IP |
All-digital Fractional-ratio Frequency Multiplying Delay-Locked Loop
portability. Implemented in a 65nm 1.0-V CMOS process, the proposed clock generato.. |
김종선 | 15.09.05 | 11 |
| 참여교수 성과 - IP |
Displayport v1.2a Receiver PHY
Displayport v1.2a Receiver PHY |
김철우 | 15.09.03 | 20 |
| 참여교수 성과 - 논문 |
시그마 델타 변조를 이용한 HDMI 표준의 Display port 오디오 타임스탬프..
|
강진구 | 14.09.03 | 15 |
| 참여교수 성과 - 특허 |
Antenna device for a portable terminal
적층기판 환경에서 구성한 소형 LC loaded 안테나 |
김문일 | 14.09.15 | 3 |
| 참여교수 성과 - IP |
LPDDR Memory Controller
port 100MHz speed grades of LPDDR devices. It is designed using Verilog-HDL and ver.. |
이찬호 | 15.08.27 | 18 |