반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2363	[본센터] Connecting UPF-created supply nets to pads in Design Compiler port VDD -domain TOP -direction in ...and so on. I'm wondering how..	GORYWODA MICHAL ANDRZEJ	22.04.28	33
2362	[본센터] [답변] Connecting UPF-created supply nets to pads in Design Compiler port VDD create_supply_net VSS create_supply_port VDD create_supply_..	선혜승	22.04.29	42
2361	SYNOPSYS VCS 라이센스 관련 문의 port at 1-800-VERILOG for more information. front end package 사용중입니다.	임기엽	22.04.22	29
2360	[답변] SYNOPSYS VCS 라이센스 관련 문의 port at 1-800-VERILOG for more information. front end package 사용중입니다.	조인신	22.04.25	50
2359	StarRC version 관련 문의 port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋..	정덕균	22.04.21	37
2358	[답변] StarRC version 관련 문의 port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋..	조인신	22.04.21	27
2357	[답변] StarRC version 관련 문의 port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋..	정덕균	22.04.21	9
2356	[답변] StarRC version 관련 문의 port는 27020 안녕하세요, 서울대학교 정덕균교수님 연구실에서 툴 셋..	조인신	22.04.21	37
2355	ICC area 계산문제와 오류문제 port 중에 area에 관한 정보가 있는데 cell의 area는 나오지만 net interconnect의 area..	윤동호	22.04.19	38
2354	[답변] ICC area 계산문제와 오류문제 port 중에 area에 관한 정보가 있는데 cell의 area는 나오지만 net interconnect의 area..	선혜승	22.04.19	67
2353	calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	김승준	22.04.15	77
2352	[답변] calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	조인신	22.04.18	34
2351	[답변] calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	김승준	22.04.18	11
2350	[답변] calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	조인신	22.04.18	10
2349	[답변] calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	김승준	22.04.18	11
2348	[답변] calibre 및 xmodel Virtuoso 연동 문제 port PATH=/sbin:$CALIBRE_HOME/bin:$PATHexport PATH=/sbin:$XMODEL_HOME/bin:$PATH &n..	조인신	22.04.18	106
2347	[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다. port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필..	조인신	22.04.13	27
2346	[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다. port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필..	김현규	22.04.13	19
2345	[답변] Virtuoso에서 gds파일 열기 관련하여 질문드립니다. port -> Stream 을 선택한 후 뜨는 창에서 설정을 한 후 진행하면 됩니다. 이 때 필..	조인신	22.04.14	48
2344	Design copiler 에서 multi-clock 사용에 관한 문의 ports 4X_CLK] [get_ports 2x_clk] create_generated_clock -divide_by 4 -name 1X..	문승현	22.04.13	20

1 ◀ 81 82 83 84 85 86 87 88 89 90 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12