
VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 1 | Verilog 언어를 활용한 FPGA 실습 | 서기범/교수/우송대학교 | 2015.10.29 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 |
|---|
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2343 |
[답변] Design copiler 에서 multi-clock 사용에 관한 문의
ports 4X_CLK] [get_ports 2x_clk] create_generated_clock -divide_by 4 -name 1X.. |
선혜승 | 22.04.13 | 37 |
| 2342 |
PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다.
port_inst_0__input_port/U112/Y &nb.. |
김준수 | 22.04.12 | 52 |
| 2341 |
[답변] PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다.
port_analysis_converage 명령으로 나온 결과를 보여주신 뒤에 re.. |
선혜승 | 22.04.13 | 136 |
| 2340 |
[답변] TCAD Sentaurus SDE의 input file 생성에 관하여
port-mesh-2d: wrong argument type string 이라고 되어 있습니다. sde:export-mesh-2d .. |
조인신 | 22.04.13 | 14 |
| 2339 |
MOSFET spice model import 방법
port하는 방법이 있는지 궁금하여 여쭤봅니다. 감사합니다. |
송충석 | 22.04.07 | 18 |
| 2338 |
[답변] MOSFET spice model import 방법
port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으.. |
조인신 | 22.04.07 | 16 |
| 2337 |
[답변] MOSFET spice model import 방법
port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으.. |
송충석 | 22.04.07 | 15 |
| 2336 |
[답변] MOSFET spice model import 방법
port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으.. |
조인신 | 22.04.07 | 9 |
| 2335 |
[답변] MOSFET spice model import 방법
port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으.. |
송충석 | 22.04.07 | 41 |
| 2334 |
삼성 28nm 머지 LVS관련해서 문의드립니다.
port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에.. |
이석진 | 22.04.05 | 77 |
| 2333 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에.. |
선혜승 | 22.04.05 | 45 |
| 2332 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에.. |
이석진 | 22.04.05 | 78 |
| 2331 |
[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다.
port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에.. |
선혜승 | 22.04.06 | 224 |
| 2330 |
[답변] Cadence auCdl 설정 방법 문의
port 선택 후 열리는 창의 Include File 라인에 /PAD_cdl_파일의_위치/PAD_cdl_명.. |
조인신 | 22.04.05 | 72 |
| 2329 |
[답변] Cadence hostid관련 문의
port 및 Online training course관련하여 아래의 내용을 참고 부탁드립니다. 가입을 희.. |
이경옥 | 22.03.28 | 52 |
| 2328 |
[답변] LCU 버전 문의
port 를 열어줘야 할 것입니다. 그런데 cadence 라이선스의 기본 port 는 5280 이나 실.. |
조인신 | 22.03.24 | 25 |
| 2327 |
Cadence license 관련 문의
port for assistance. 이에 대한 해결방법을 알려주시면 감사드리겠습니다! &n.. |
전태준 | 22.03.23 | 78 |
| 2326 |
[답변] Cadence license 관련 문의
port for assistance. 이에 대한 해결방법을 알려주시면 감사드리겠습니다! &n.. |
조인신 | 22.03.23 | 37 |
| 2325 |
[답변] Cadence license 관련 문의
port를 개방하여 실행하고 방화벽을 해제하고도 실행해봤더니 똑같이 실행이 안되는 상황.. |
전태준 | 22.03.23 | 22 |
| 2324 |
[답변] Cadence license 관련 문의
port를 개방하여 실행하고 방화벽을 해제하고도 실행해봤더니 똑같이 실행이 안되는 상황.. |
조인신 | 22.03.23 | 22 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 1 |
e2l-접적회로-컴퓨터이용설계의 기초
port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi.. |
구재희 | 05.01.05 | 735 |
1
기타 게시판
| 구분 | 제목 | 작성자 | 작성일 | 조회 |
|---|---|---|---|---|
| 참여교수 성과 - IP |
LEA-128/192/256
ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform.. |
신경욱 | 15.08.26 | 27 |
| 참여교수 성과 - IP |
LEA-128 Encryption/Decryption
port for encryption and decryption of 128-bit block cipher LEA - Support for key l.. |
신경욱 | 15.08.26 | 19 |
| 참여교수 성과 - IP |
LEA-128 Encryption
ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc.. |
신경욱 | 15.08.26 | 20 |
| 참여교수 성과 - IP |
Census transform based adaptive support weight stereo matching IP
port weight stereo matching IP |
문병인 | 15.08.25 | 38 |
| 공지사항 |
제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..
ported by the IDEC' 문구 삽입 .. |
김하늘 | 15.11.09 | 7158 |
| 공지사항 |
JICAS(Vol1. No.2) 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통.. |
이의숙 | 15.11.05 | 7386 |
| 참여교수 성과 - IP |
High Efficiency Current-Regulated Charge Pump for LED Driver
portant for a liquid crystal display (LCD) panel to get high quality display with l.. |
김철우 | 14.09.20 | 30 |
| 참여교수 성과 - IP |
6Gbps injection locked CDR
portional to the jitter-tolerance performance. However, the injection strength can .. |
김철우 | 14.09.20 | 20 |
| 공지사항 |
JICAS 논문 모집 안내
JICAS 논문 모집 안내 반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 .. |
전항기 | 14.12.26 | 17588 |
| 참여교수 성과 - IP |
4.5GHz Injection locked all-digital PLL
portional path and integral path to generate high quality clock and make overall lo.. |
김철우 | 14.09.20 | 17 |
| 참여교수 성과 - IP |
Tile-based Rasterizer for 3D graphics
portant, the amount of calculation in rasterization phase which is required to calc.. |
이광엽 | 14.09.18 | 34 |
| 공지사항 |
제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..
ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig.. |
구재희 | 14.10.20 | 26913 |
| 공지사항 |
[채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)
KAIST IDEC 행정원 채용 공고(신입/경력) 반도체설계교육센터(.. |
석은주 | 14.09.16 | 19129 |
| 참여교수 성과 - IP |
AXI protocol converter
port all the operations required by the protocol |
이찬호 | 14.09.02 | 16 |
| 참여교수 성과 - IP |
8x8 AXI Interconnect
port operation with improved efficiency of the communication protocol. It also sup.. |
이찬호 | 14.09.02 | 21 |
| 구인/구직 |
(재)충북테크노파크 2014년 제5차 직원채용 공고
공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 .. |
전항기 | 15.01.08 | 5697 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC
port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N |
이승훈 | 14.08.30 | 51 |
| 참여교수 성과 - IP |
A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 9 |
| 참여교수 성과 - IP |
A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 16 |
| 참여교수 성과 - IP |
A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC
port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공.. |
이승훈 | 14.08.30 | 13 |


