반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2343	[답변] Design copiler 에서 multi-clock 사용에 관한 문의 ports 4X_CLK] [get_ports 2x_clk] create_generated_clock -divide_by 4 -name 1X..	선혜승	22.04.13	37
2342	PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다. port_inst_0__input_port/U112/Y &nb..	김준수	22.04.12	52
2341	[답변] PT ECO시 Violation이 안잡히는 path에 대해서 문의드립니다. port_analysis_converage 명령으로 나온 결과를 보여주신 뒤에 re..	선혜승	22.04.13	136
2340	[답변] TCAD Sentaurus SDE의 input file 생성에 관하여 port-mesh-2d: wrong argument type string 이라고 되어 있습니다. sde:export-mesh-2d ..	조인신	22.04.13	14
2339	MOSFET spice model import 방법 port하는 방법이 있는지 궁금하여 여쭤봅니다. 감사합니다.	송충석	22.04.07	18
2338	[답변] MOSFET spice model import 방법 port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으..	조인신	22.04.07	16
2337	[답변] MOSFET spice model import 방법 port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으..	송충석	22.04.07	15
2336	[답변] MOSFET spice model import 방법 port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으..	조인신	22.04.07	9
2335	[답변] MOSFET spice model import 방법 port 를 하는 것이 아닌 시뮬레이션 시 schematic 의 netlist 에 include 또는 .LIB 으..	송충석	22.04.07	41
2334	삼성 28nm 머지 LVS관련해서 문의드립니다. port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에..	이석진	22.04.05	77
2333	[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다. port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에..	선혜승	22.04.05	45
2332	[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다. port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에..	이석진	22.04.05	78
2331	[답변] 삼성 28nm 머지 LVS관련해서 문의드립니다. port에서 error가 발생하는 것 같아 해결방안을 알려주시면 감사하겠습니다. 3. icc2에..	선혜승	22.04.06	224
2330	[답변] Cadence auCdl 설정 방법 문의 port 선택 후 열리는 창의 Include File 라인에 /PAD_cdl_파일의_위치/PAD_cdl_명..	조인신	22.04.05	72
2329	[답변] Cadence hostid관련 문의 port 및 Online training course관련하여 아래의 내용을 참고 부탁드립니다. 가입을 희..	이경옥	22.03.28	52
2328	[답변] LCU 버전 문의 port 를 열어줘야 할 것입니다. 그런데 cadence 라이선스의 기본 port 는 5280 이나 실..	조인신	22.03.24	25
2327	Cadence license 관련 문의 port for assistance. 이에 대한 해결방법을 알려주시면 감사드리겠습니다! &n..	전태준	22.03.23	78
2326	[답변] Cadence license 관련 문의 port for assistance. 이에 대한 해결방법을 알려주시면 감사드리겠습니다! &n..	조인신	22.03.23	37
2325	[답변] Cadence license 관련 문의 port를 개방하여 실행하고 방화벽을 해제하고도 실행해봤더니 똑같이 실행이 안되는 상황..	전태준	22.03.23	22
2324	[답변] Cadence license 관련 문의 port를 개방하여 실행하고 방화벽을 해제하고도 실행해봤더니 똑같이 실행이 안되는 상황..	조인신	22.03.23	22

1 ◀ 81 82 83 84 85 86 87 88 89 90 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12