반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2323	[답변] Cadence license 관련 문의 port를 개방하여 실행하고 방화벽을 해제하고도 실행해봤더니 똑같이 실행이 안되는 상황..	전태준	22.03.23	133
2322	[답변] Cadence 설치 관련 문의 port 가 다르며 (Cadence : 5280, Siemens EDA : 1717, Synopsys : 27020 등(라이선스 ..	조인신	22.03.22	45
2321	[답변] Cadence 설치 관련 문의 port 가 다르며 (Cadence : 5280, Siemens EDA : 1717, Synopsys : 27020 등(라이선스 ..	장동원	22.03.22	38
2320	[답변] Cadence 설치 관련 문의 port 가 다르며 (Cadence : 5280, Siemens EDA : 1717, Synopsys : 27020 등(라이선스 ..	조인신	22.03.22	122
2319	Linux에서 silvaco smartspice 라이선스 관련 문의입니다. port LM_LICENSE_FILE=27000@143.248.230.188 를 알려주셨는데, 이 명령어를 그냥 바로 ..	육찬기	22.03.18	33
2318	[답변] Linux에서 silvaco smartspice 라이선스 관련 문의입니다. port silvaco=/silvaco_tool_설치경로 (ex. /home/user/sedatools) export..	조인신	22.03.21	38
2317	TOP 합성시 클락 관련해서 질문드립니다. ports clk] create_clock -period 4 -name MAIN_CLOCK2 [get_ports clk_ext]	김준수	22.03.17	12
2316	[답변] TOP 합성시 클락 관련해서 질문드립니다. ports 명령으로 현재 디자인의 클럭 포트들이 존재하는 지를 확인할 수 있을..	선혜승	22.03.17	31
2315	[답변] StarRC 실행 에러 문의 port@license_server_IP 가 되어야 할 것입니다. [박현철]님의 글 =======..	조인신	22.03.17	15
2314	[답변] StarRC 실행 에러 문의 port@license_server_IP 가 되어야 할 것입니다. [박현철]님의 글 =======..	박현철	22.03.18	14
2313	[답변] StarRC 실행 에러 문의 port@license_server_IP 가 되어야 할 것입니다. [박현철]님의 글 =======..	조인신	22.03.21	32
2312	[답변] Verdi 라이선스 관련 문의 port@license_server_IP 가 되어야 할 것입니다. [박세웅]님의 글 =======..	조인신	22.03.17	14
2311	[답변] Verdi 라이선스 관련 문의 port@license_server_IP 가 되어야 할 것입니다. [박세웅]님의 글 =======..	박세웅	22.03.17	12
2310	[답변] Verdi 라이선스 관련 문의 port@license_server_IP 가 되어야 할 것입니다. [박세웅]님의 글 =======..	선혜승	22.03.17	67
2309	CDL to Schematic 변환 관련 문의(spiceIn) port Sub-circuits List는 전체 cdl에서 입력한 sub-circuits에 대한 schematic만을 추출..	노대원	22.03.11	88
2308	[답변] CDL to Schematic 변환 관련 문의(spiceIn) port Sub-circuits List 는 TransOA doc 을 보면 명시되어 있으니 Importing the ..	조인신	22.03.11	104
2307	Calibre nmLVS 방법 관련 문의 port from schematic viewer 옵션을 꺼주고 1번 질문에서 얻은 통합 cdl을 물려 lvs를 돌..	노대원	22.03.10	43
2306	[답변] Calibre nmLVS 방법 관련 문의 port from schematic viewer 옵션을 해제한 후 수정한 cdl 파일로 LVS 를 돌리면 됩니다...	조인신	22.03.10	21
2305	[답변] Calibre nmLVS 방법 관련 문의 port해서 schematic을 만드는 구체적인 방법을 여쭤봐도 될까요? 감사합니다. ..	노대원	22.03.10	6
2304	[답변] Calibre nmLVS 방법 관련 문의 port 하는 방법은 CIW 창의 메뉴에서 File -> Import Spice 를 선택하여 Virtu..	조인신	22.03.10	16

1 ◀ 81 82 83 84 85 86 87 88 89 90 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12