Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
2303 [답변] Calibre nmLVS 방법 관련 문의

port하려고 해보았는데요 아래 첨부드린 사진과 같이 CIW에 에러 로그가 발생하였습니다..

노대원 22.03.10 4
2302 [답변] Calibre nmLVS 방법 관련 문의

port하려고 해보았는데요 아래 첨부드린 사진과 같이 CIW에 에러 로그가 발생하였습니다..

조인신 22.03.10 5
2301 [답변] Calibre nmLVS 방법 관련 문의

port 성공했습니다. 마지막으로 한가지만 질문드리면 제가 netlist language를 cdl로 설..

노대원 22.03.10 10
2300 [답변] Calibre nmLVS 방법 관련 문의

port 성공했습니다. 마지막으로 한가지만 질문드리면 제가 netlist language를 cdl로 설..

조인신 22.03.11 57
2299 [답변] local server license

port)@xxx.xxx.xxx.xxx ( your local daemon)   You could immediately realize w..

선혜승 22.03.17 5
2298 [답변] local server license

port)@xxx.xxx.xxx.xxx ( your local daemon)   You could immediately realize w..

윤상웅 22.03.17 9
2297 [답변] local server license

port and ip configured in the file "cadence_license.dat" file. Is that right? ..

NGO TAN BINH 22.03.17 10
2296 [답변] local server license

port and ip configured in the file "cadence_license.dat" file. Is that right? ..

NGO TAN BINH 22.03.17 13
2295 [답변] local server license

port number and you need the physical IP address of license daemon server &nbs..

선혜승 22.03.17 21
2294 Design copiler 에서 multi-clock 사용에 관한 문의

ports "half_clock"] <- HALF_CLOCK 딜레이 정보 주고 set_input_delay -min 0.05 -c..

문승현 22.03.04 18
2293 [답변] Design copiler 에서 multi-clock 사용에 관한 문의

ports "half_clock"] set_input_delay -min 0.05 -clock MAIN_CLOCK [get_ports "half_c..

선혜승 22.03.04 46
2292 STA와 ICC2 timing report관련

port 관련해서 질문을 드리고 합니다. ICC2보다 STA가 더 정확하다는 것은 알고 있습니..

문한결 22.03.02 15
2291 [답변] STA와 ICC2 timing report관련

port 파일들이 몇 개 나오는데 적혀 있는 변수들이 불일치가 된 항목들이므로,  ..

선혜승 22.03.03 23
2290 [답변] STA와 ICC2 timing report관련

port 파일들이 몇 개 나오는데 적혀 있는 변수들이 불일치가 된 항목들이므로,  ..

문한결 22.03.03 26
2289 Calibre 라이센스 문의

port MGLS_LICENSE_FILE=1717@143.248.230.188:1717@143.248.230.169:1717@143.248.230.1..

조권능 22.03.02 16
2288 [답변] Calibre 라이센스 문의

port MGLS_LICENSE_FILE=1717@143.248.230.188:1717@143.248.230.169:1717@143.248.230.1..

조인신 22.03.02 27
2287 [답변] Spectre 대비 AMS 방식의 시뮬레이션 속도 개선 여부 문의

port 하지 않고 텍스트 파일 그대로 시뮬레이션을 하기 위한 불가피한 방식인가요? 질문..

전진우 22.02.22 13
2286 [답변] Spectre 대비 AMS 방식의 시뮬레이션 속도 개선 여부 문의

port 하지 않고 텍스트 파일 그대로 시뮬레이션을 하기 위한 불가피한 방식인가요? 질문..

조인신 22.02.23 83
2285 XCELIUM 설치후 Virtuoso 실행 오류

ported Linux configuration.2022/02/14 14:56:56 For more info, please run CheckSysCo..

신동섭 22.02.14 69
2284 [답변] XCELIUM 설치후 Virtuoso 실행 오류

ported Linux configuration.2022/02/14 14:56:56 For more info, please run CheckSysCo..

조인신 22.02.14 137
1 ◀ 81 82 83 84 85 86 87 88 89 90 ▶ 205
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7387
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 ◀ 11 12