Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
1 Verilog 언어를 활용한 FPGA 실습 서기범/교수/우송대학교 2015.10.29
교육자료
  제목 작성자 작성일 조회
질문/답변
  제목 작성자 작성일 조회
2283 TCAD Sentaurus License Daemon 구동 문의

port 27020이 이미 사용되고 있다고 뜬 후, 여는 것을 실패했다고 뜹니다. 이렇게 되는 ..

문상익 22.02.14 52
2282 [답변] TCAD Sentaurus License Daemon 구동 문의

port 27020이 이미 사용되고 있다고 하는 것은 이미 라이선스 데몬이 구동 중이기 때문일..

조인신 22.02.14 70
2281 Cadence 라이센스 관련 문의

ported Linux configuration.2022/02/11 13:39:04 For more info, please run CheckSysCo..

정지호 22.02.11 78
2280 [답변] Cadence 라이센스 관련 문의

ported Linux configuration.2022/02/11 13:39:04 For more info, please run CheckSysCo..

선혜승 22.02.11 64
2279 [답변] Cadence 라이센스 관련 문의

ported Linux configuration.2022/02/11 13:39:04 For more info, please run CheckSysCo..

정지호 22.02.11 20
2278 [답변] Cadence 라이센스 관련 문의

ported Linux configuration.2022/02/11 13:39:04 For more info, please run CheckSysCo..

선혜승 22.02.11 134
2277 [답변] SS28nm NDM 생성 관련해서 질문드립니다.

port_timing 명령을 내려서 io 셀에 대한 타이밍 정보를 잘 읽어온다면   문..

선혜승 22.02.09 90
2276 TCAD Sentaurus 예제 문의드립니다.

port 를 반영하기 위한 코드를 함께 넣어 만들고 있습니다.참고할 만한 예제가 있으면 큰..

김상필 22.02.03 43
2275 [답변] TCAD Sentaurus 예제 문의드립니다.

port 를 반영하기 위한 코드를 함께 넣어 만들고 있습니다.참고할 만한 예제가 있으면 큰..

이경옥 22.02.04 34
2274 [답변] TCAD Sentaurus 예제 문의드립니다.

port 를 반영하기 위한 코드를 함께 넣어 만들고 있습니다.참고할 만한 예제가 있으면 큰..

김범수 23.01.05 14
2273 삼성28nm공정 MPW 데이터 추출 문의

port... -> 를 통해 csv파일로 waveform을 export했습니다.  그런데 서버에 저..

김서진 22.01.28 40
2272 [답변] 삼성28nm공정 MPW 데이터 추출 문의

port... -> 를 통해 csv파일로 waveform을 export했습니다.  그런데 서버에 저..

선혜승 22.01.28 47
2271 [답변] Calibre LVS 관련

port -> CDL), Calibre Nelist Export 설정 (Layout 창에서 Calibre -> Setup -&g..

조인신 22.01.27 67
2270 [답변] TCAD Sentaurus sde 오류

port XLIB_NO_SHM=1 csh 의 경우 setenv XLIB_NO_SHM 1 을 추가한 후 환경 설정 파일을..

조인신 22.01.20 36
2269 [답변] Hspice 라이센스

port 는 27020 이나 실제로 라이선스 데몬 실행 시 log 파일을 생성하게 해서 내용..

조인신 22.01.19 43
2268 [본센터] Full custom 설계 Flow 교육의 Layout 검증 부분에 질문이 있습니다

port 로 들어가 2.png 사진처럼 창을 띄웠습니다. Layer Map File을 채우는 부분에 Layer..

정현석 22.01.14 37
2267 [본센터] [답변] Full custom 설계 Flow 교육의 Layout 검증 부분에 질문이 있습니다

port 로 들어가 2.png 사진처럼 창을 띄웠습니다. Layer Map File을 채우는 부분에 Layer..

조인신 22.01.17 18
2266 [본센터] [답변] Full custom 설계 Flow 교육의 Layout 검증 부분에 질문이 있습니다

port 로 들어가 2.png 사진처럼 창을 띄웠습니다. Layer Map File을 채우는 부분에 Layer..

정현석 22.01.14 27
2265 [본센터] [답변] Full custom 설계 Flow 교육의 Layout 검증 부분에 질문이 있습니다

port 로 들어가 2.png 사진처럼 창을 띄웠습니다. Layer Map File을 채우는 부분에 Layer..

조인신 22.01.17 48
2264 TCP port number issue

port error as attached below Now, for these issues, we have to contact with our ..

Usman Muhammad 22.01.14 26
자료실
  제목 작성자 작성일 조회
1 e2l-접적회로-컴퓨터이용설계의 기초

port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..

구재희 05.01.05 735
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - IP LEA-128/192/256

ports three key lengths of 128, 192, and 256 bits. The LEA-128/192/256 IP perform..

신경욱 15.08.26 27
참여교수 성과 - IP LEA-128 Encryption/Decryption

port for encryption and decryption of 128-bit block cipher LEA - Support for key l..

신경욱 15.08.26 19
참여교수 성과 - IP LEA-128 Encryption

ports three key lengths of 128, 192, and 256 bits. The LEA128-Enc IP performs enc..

신경욱 15.08.26 20
참여교수 성과 - IP Census transform based adaptive support weight stereo matching IP

port weight stereo matching IP

문병인 15.08.25 38
공지사항 제23회 한국반도체학술대회 Chip Design Contest (CDC) 개최 (2016.02.23..

ported by the IDEC' 문구 삽입 ..

김하늘 15.11.09 7158
공지사항 JICAS(Vol1. No.2) 논문 모집 안내

JICAS 논문 모집 안내  반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 통..

이의숙 15.11.05 7386
참여교수 성과 - IP High Efficiency Current-Regulated Charge Pump for LED Driver

portant for a liquid crystal display (LCD) panel to get high quality display with l..

김철우 14.09.20 30
참여교수 성과 - IP 6Gbps injection locked CDR

portional to the jitter-tolerance performance. However, the injection strength can ..

김철우 14.09.20 20
공지사항 JICAS 논문 모집 안내

JICAS 논문 모집 안내   반도체설계교육센터(IDEC)을 통해 매년 300여 개의 칩을 ..

전항기 14.12.26 17588
참여교수 성과 - IP 4.5GHz Injection locked all-digital PLL

portional path and integral path to generate high quality clock and make overall lo..

김철우 14.09.20 17
참여교수 성과 - IP Tile-based Rasterizer for 3D graphics

portant, the amount of calculation in rasterization phase which is required to calc..

이광엽 14.09.18 34
공지사항 제22회 한국반도체학술대회 Chip Design Contest(CDC) 개최(2015.02.11(..

ported by the IDEC' 문구 삽입 시상 Award 명수상팀수내역Best Desig..

구재희 14.10.20 26913
공지사항 [채용공고] KAIST IDEC 행정원 채용 공고(신입/경력)

 KAIST IDEC 행정원 채용 공고(신입/경력)   반도체설계교육센터(..

석은주 14.09.16 19129
참여교수 성과 - IP AXI protocol converter

port all the operations required by the protocol

이찬호 14.09.02 16
참여교수 성과 - IP 8x8 AXI Interconnect

port operation with improved efficiency of the communication protocol. It also sup..

이찬호 14.09.02 21
구인/구직 (재)충북테크노파크 2014년 제5차 직원채용 공고

공고번호 : 충북TP-2014 - A7호(재)충북테크노파크 직원채용 공고 지역산업기술의 ..

전항기 15.01.08 5697
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.0mW 0.11um CMOS SAR ADC

port : 없음(자체 보유한 Silicon Proven Report가 없음) 정보공유 여부 : N

이승훈 14.08.30 51
참여교수 성과 - IP A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 9
참여교수 성과 - IP A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 16
참여교수 성과 - IP A 12b 10MS/s 0.34mm2 2.4mW 0.11um CMOS SAR ADC

port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..

이승훈 14.08.30 13
1 11 12