반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2243	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	조인신	22.01.06	3
2242	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	윤준보	22.01.07	3
2241	[답변] Mycad 'layed pro' 프로그램 사용시 에러 port 까지 설정할 것이라면 VENDOR mycad C:\MyCADPro\Bin\mycad.exe port=27010 ..	조인신	22.01.07	29
2240	S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	박성진	22.01.05	46
2239	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	선혜승	22.01.05	29
2238	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	박성진	22.01.05	20
2237	[답변] S28-2102 2port sram hold violation 문의 port register file) 과 ra2w(dual port sram)을 사용하고 있는데, 최종 탑 모듈을 pnr..	선혜승	22.01.06	103
2236	synopsys design vision file read문제 port area, report power 는 값이 제대로 뜨는 것 같습니다. 어떤 문제가 있는 ..	송충석	22.01.05	13
2235	[답변] synopsys design vision file read문제 port area, report power 는 값이 제대로 뜨는 것 같습니다. 어떤 문제가 있는 ..	선혜승	22.01.05	27
2234	삼성 MPW csv 파일 업로드 문의 port 하여 데이터를 불러오기 위해 pcsource를 사용하여 pwl로 바꿔서 import 하..	김영식	22.01.05	13
2233	[답변] 삼성 MPW csv 파일 업로드 문의 port 하여 데이터를 불러오기 위해 pcsource를 사용하여 pwl로 바꿔서 import 하..	관리자	22.01.05	15
2232	AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	이별준	22.01.04	75
2231	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	조인신	22.01.05	35
2230	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	이별준	22.01.06	19
2229	[답변] AMS Simulation Netlist 생성 실패 port MMSIMHOME="/DTFL_disk/cadence/spectre"6 export PATH="/DTFL_disk/cadence/spectr..	조인신	22.01.07	21
2228	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) port MMSIMHOME="/DTFL_disk/cadence/spectre" 6 export CDS_INST_DIR="/DTFL_disk/caden..	이별준	22.01.07	18
2227	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) port MMSIMHOME="/DTFL_disk/cadence/spectre" 6 export CDS_INST_DIR="/DTFL_disk/caden..	조인신	22.01.07	11
2226	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) ports. To prevent them from being printed, set simVerilogProcessNullports = t eithe..	이별준	22.01.07	36
2225	[답변] AMS Simulation Netlist 생성 실패 (동영상 첨부) ports. To prevent them from being printed, set simVerilogProcessNullports = t eithe..	조인신	22.01.07	126
2224	[답변] ICC2에서 파워 분리 port_pin_list 에 match 되는것이 없다는 error 가 떠서 위처럼 했습니다. connect_pg_n..	문승현	22.01.03	16

1 ◀ 91 92 93 94 95 96 97 98 99 100 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - 특허	Delay Circuit And Duty Cycle Controller Including The Same Delay Cirtuit And Duty Cycle Controller Including The Same	김수환	20.02.04	11
참여교수 성과 - 특허	Duty Cycle Detector And Phase Difference Detector Duty Cycle Detector And Phase Difference Detector	김수환	20.02.04	5
참여교수 성과 - 논문	A Contact-Based Data Communication Technique Using Capacitive Touch ..	남형식	20.01.29	6
참여교수 성과 - 논문	Finger and stylus discrimination scheme based on capacitive touch sc..	남형식	20.01.29	6
참여교수 성과 - 논문	A Multi-Functional Cryptography Accelerator Supporting ARIA/AES-base..	신경욱	20.01.17	17
참여교수 성과 - 특허	PROCESSOR IN MEMORY SUPportING BINARY CONVOLUTION OPERATION AND METH.. 국제 특허 출원	박종선	20.01.14	5
참여교수 성과 - 논문	Computational Design of Highly Efficient and Robust Hole Transport L..	홍기하	20.01.13	12
참여교수 성과 - 논문	A 2.4-GHz Dual-Mode CMOS Power Amplifier with a Bypass Structure Usi..	박창근	19.10.22	8
공지사항	(중요!) ISOCC 2019 CDC 포스터 접수 안내 (~07.26 마감) IC Design Education Center (IDEC) ISOCC 2019 Chip Design ..	김영지	19.06.19	16046
공지사항	[홍보] 2019 SiFive 기술 심포지엄(2019.06.17-18, KAIST 학술문화관, 한.. IC Design Education Center(IDEC) [홍보] 2019 SiFive 기술 ..	이의숙	19.06.07	14189
참여교수 성과 - 논문	Cohesive Techniques for Cell Layout Optimization Supporting 2D Metal..	김태환	18.12.05	8
참여교수 성과 - 논문	Low Power TCAM Based Search Engine Supporting Non-volatile Memory Ce..	권기원	18.11.12	13
참여교수 성과 - 논문	A New FPGA Implementation of a Time-to-Digital Converter Supporting ..	이혁재	18.11.09	10
참여교수 성과 - 논문	A Compact Multiple Notched Ultra-Wide Band Antenna with an Analysis ..	박정동	18.11.07	8
참여교수 성과 - 논문	A portable, automatic data qantizer for deep neural networks	이재욱	18.11.07	6
참여교수 성과 - 논문	A 2-port Stable Negative Capacitance Circuit Design With Unilateral ..	윤상웅	18.11.06	7
참여교수 성과 - 논문	Architectural Supports to Protect OS Kernels from Code-Injection Att..	백윤흥	18.11.06	1
참여교수 성과 - 논문	A 10-Gbps Receiver Bridge Chip with Deserializer for FPGA-based Fram..	장영찬	18.11.06	8
참여교수 성과 - 논문	A 10 Gbps D-PHY Transmitter Bridge Chip for FPGA-based Frame Generat..	장영찬	18.11.06	4
참여교수 성과 - 논문	Compact Drain Current Model of Nanoscale FinFET Considering Short Ch..	윤일구	18.11.06	5

1 2 3 4 5 6 7 8 9 10 ▶ 12