반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2203	[답변] Design Compiler is not enabled portant to control just 1 executing person or 1 executing DC session at the same ti..	선혜승	21.12.14	46
2202	[답변] 라이센스 서버 관련하여 질문드립니다. port 가 막혀 있지 않아야 하고 tool 을 실행할 서버에서는 환경 설정 파일의 라이선스 ..	조인신	21.12.13	19
2201	[답변] 라이센스 서버 관련하여 질문드립니다. port 가 막혀 있지 않아야 하고 tool 을 실행할 서버에서는 환경 설정 파일의 라이선스 ..	양진호	21.12.22	6
2200	[답변] 라이센스 서버 관련하여 질문드립니다. port 가 막혀 있지 않아야 하고 tool 을 실행할 서버에서는 환경 설정 파일의 라이선스 ..	조인신	21.12.22	30
2199	Vendor Daemon Process License Error port logging. Use Flexera's23:22:37 (lmgrd) software license administra..	Usman Muhammad	21.12.09	52
2198	[답변] Vendor Daemon Process License Error port logging. Use Flexera's23:22:37 (lmgrd) software license administra..	선혜승	21.12.09	65
2197	MPW tool 실행 관련 문의 ported Linux configuration.2021/12/08 21:35:54 For more info, please run CheckSysCo..	임지훈	21.12.08	33
2196	[답변] MPW tool 실행 관련 문의 ported Linux configuration.2021/12/08 21:35:54 For more info, please run CheckSysCo..	선혜승	21.12.09	48
2195	Trouble installing Synopsys (License Daemon) port and IP address must be written. The current contents of the synopsys.cshrc fil..	Usman Muhammad	21.12.07	17
2194	[답변] Trouble installing Synopsys (License Daemon) port number 27020 is written in your license file SERVER CS_LAB..	선혜승	21.12.08	33
2193	[답변] layout LVS 관련 문의입니다. ports 에러가 계속 뜹니다. layout에서 포트를 인식 못하는거 같은데 혹시 해결방법이 ..	김우영	21.12.07	48
2192	[답변] layout LVS 관련 문의입니다. port 로 인식하게 하려면 해당 metal 의 label layer 를 사용해야 합니다. 즉, VDD, VS..	조인신	21.12.07	30
2191	[답변] layout LVS 관련 문의입니다. port 로 인식하게 하려면 해당 metal 의 label layer 를 사용해야 합니다. 즉, VDD, VS..	김우영	21.12.08	25
2190	[답변] layout LVS 관련 문의입니다. port 에 ! 가 붙은 것은 global 로 schematic 에서는 VDD 와 VDD! 를 같은 것으로 인식합..	조인신	21.12.08	37
2189	[답변] layout LVS 관련 문의입니다. port 에 ! 가 붙은 것은 global 로 schematic 에서는 VDD 와 VDD! 를 같은 것으로 인식합..	김우영	21.12.08	24
2188	[답변] layout LVS 관련 문의입니다. port 에 ! 가 붙은 것은 global 로 schematic 에서는 VDD 와 VDD! 를 같은 것으로 인식합..	조인신	21.12.08	213
2187	ic_compiler export_icc2_frame port_icc2_frame -library $physical_lib_dirs exit 권한도 허용해주었..	오제영	21.12.01	20
2186	[답변] ic_compiler export_icc2_frame port_icc2_frame 라는 명령어는 없습니다 그리고 ICC는 기본적으로 milkywa..	선혜승	21.12.02	20
2185	[답변] ic_compiler export_icc2_frame port_icc2_frame 라는 명령어는 없습니다 그리고 ICC는 기본적으로 milkywa..	오제영	21.12.02	10
2184	[답변] ic_compiler export_icc2_frame port_icc2_frame 라는 명령어는 없습니다 그리고 ICC는 기본적으로 milkywa..	선혜승	21.12.02	71

1 ◀ 91 92 93 94 95 96 97 98 99 100 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12