반도체설계교육센터

VOD

	제목	강사정보	등록일
1	Verilog 언어를 활용한 FPGA 실습	서기범/교수/우송대학교	2015.10.29

교육자료

	제목	작성자	작성일	조회

질문/답변

	제목	작성자	작성일	조회
2143	[답변] calibre ftp 다운 관련 문의 안녕하세요 구글 드라이브는 용량 문제로 더이상 업로드 할수 없습니다. 혹시 제..	관리자	21.11.04	13
2142	[답변] calibre ftp 다운 관련 문의 안녕하세요. 정덕균 교수님 연구실 송영근입니다. 제 구글 드라이브(용량 무제한)에 공..	정덕균	21.11.04	11
2141	[답변] calibre ftp 다운 관련 문의 mks@idec.or.kr 입니다 [정덕균]님의 글 ======================..	관리자	21.11.04	12
2140	[답변] calibre ftp 다운 관련 문의 드라이브 공유 메일 드렸습니다. 감사합니다. [관리자]님의 글 ======..	정덕균	21.11.05	45
2139	StarRC .spf 파일 추출 port 하여 transistor level netlist 를 추출하였습니다. finesim 을 이용하여 node 를 ..	박현철	21.11.03	17
2138	[답변] StarRC .spf 파일 추출 port 하여 transistor level netlist 를 추출하였습니다. finesim 을 이용하여 node 를 ..	선혜승	21.11.03	63
2137	Cadence Layout XL 관련해서 질문드립니다. port Summary: \|+-----------------------------------------------------+\| 0 Min spaci..	김정남	21.10.26	71
2136	[답변] Cadence Layout XL 관련해서 질문드립니다. port Summary: \|+-----------------------------------------------------+\| 0 Min spaci..	조인신	21.10.26	96
2135	[DB-320001 Error] Virtuoso License Error 문의드립니다. port for assistance. 오늘 오후까지만 해도 잘 작동하였는데, 해당 licen..	조우영	21.10.13	43
2134	[답변] [DB-320001 Error] Virtuoso License Error 문의드립니다. port for assistance. 오늘 오후까지만 해도 잘 작동하였는데, 해당 licen..	조인신	21.10.14	60
2133	Pad Top에서 Clock Path관련하여 질문드립니다. port에서 Slack 발생한 부분 스크린샷 첨부하였습니다.) 조금 이해가 되지 않는 것이 ..	허재훈	21.10.13	21
2132	[답변] Pad Top에서 Clock Path관련하여 질문드립니다. port 가 나온 것 같습니다 다만, 주기는 좀 저도 이해가 되지 않는데 ..	선혜승	21.10.13	40
2131	[답변] Synopsys Coware(PA) license 관련 안녕하세요, 해당 port를 확인해본 결과 저희 학교에서 외부로 나가는 port..	이상협	21.10.08	7
2130	[답변] Synopsys Coware(PA) license 관련 IDEC 선혜승입니다 어디에서나 쓸 수 있는 것이 아니라&nb..	선혜승	21.10.08	9
2129	Multi clock Timing constraint ports CLK_IN] create_generated_clock -divide_by 4 -name "CLK_gen" -source CLK_IN [..	문한결	21.10.06	17
2128	[답변] Multi clock Timing constraint ports CLK_IN] create_generated_clock -divide_by 4 -name "CLK_gen" -source CLK_IN [..	선혜승	21.10.07	39
2127	IC618 대용량 시뮬레이션 데이터 취급 시 꺼지는 문제 port를 시도 해도 가용 메모리와 스왑을 전부 소진한 뒤에 운영체제 수준에서 kill signa..	전진우	21.10.06	30
2126	[답변] IC618 대용량 시뮬레이션 데이터 취급 시 꺼지는 문제 port를 시도 해도 가용 메모리와 스왑을 전부 소진한 뒤에 운영체제 수준에서 kill signa..	조인신	21.10.06	41
2125	[답변] HSPICE 라이센스 관련 문의드립니다 port logging. Use Flexera's 17:26:34 (lmgrd) software license administration soluti..	이동욱	21.10.07	52
2124	[답변] HSPICE 라이센스 관련 문의드립니다 port logging. Use Flexera's 17:26:34 (lmgrd) software license administration soluti..	조인신	21.10.08	108

1 ◀ 91 92 93 94 95 96 97 98 99 100 ▶ 205

자료실

	제목	작성자	작성일	조회
1	e2l-접적회로-컴퓨터이용설계의 기초 port deadline-12/16 Final examination 키워드 : CAD, algorithm, complexity, optimi..	구재희	05.01.05	735

기타 게시판

구분	제목	작성자	작성일	조회
참여교수 성과 - IP	A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply .. port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
참여교수 성과 - IP	A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 18W Stereo Class-D Audio Output Power Stage for a DTV Application port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	18
참여교수 성과 - IP	A 12b 100MS/s 0.43mm2 29.8mW 45nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	14
참여교수 성과 - IP	A 10b 50MS/s 0.23mm2 17.5mW 90nm CMOS ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	15
참여교수 성과 - IP	A 11b 150MS/s 2.42mm2 46.8mW 0.13um CMOS Pipelined SAR ADC port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	13
참여교수 성과 - IP	A 10b 150MS/s 0.40mm2 47.3mW 45nm CMOS A/D Converter port : 있음(File을 등록하지 않고, Provider의 승인/NDA 체결 후 전달하겠음) 정보공..	이승훈	14.08.30	25
구인/구직	소프트웨어정책연구소 연구원 초빙 공고 소프트웨어 중심 사회를 선도할 국책연구소로 출범하는소프트웨어정책연구소에서는 SW정..	전항기	14.01.13	3542

1 ◀ 11 12