VOD
| 제목 | 강사정보 | 등록일 | |
|---|---|---|---|
| 13 | Reliability of Analog and mixed-signal circuits | 김병호 한양대학교 교수 | 2024.02.07 |
| 12 | 신호 및 전력 무결성 (signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. | 김영우/교수/세종대 | 2023.03.17 |
| 11 | CMOS Analog 전자회로 설계 - 2019(2) | 박주성/이사/(주)텔로팜 | 2019.09.23 |
| 10 | CMOS Analog 전자회로설계 - 2019 | 박주성/교수/부산대학교 | 2019.03.26 |
| 9 | Matlab을 이용한 Digital signal Processing - 2019 | 김태훈/교수/동의과학대 | 2019.03.26 |
| 8 | 임베디드 시스템 설계_Digital Debugging | 심규현 강사 한성대학교 | 2018.10.04 |
| 7 | CMOS Analog 전자회로설계 | 최영식/교수/부경대학교 | 2018.02.20 |
| 6 | CMOS Analog 전자회로 설계 | 박주성/교수/부산대학교 | 2016.12.12 |
| 5 | CMOS Analog 회로설계 | 최영식/교수/부경대학교 | 2016.12.12 |
| 4 | [무료세미나]Fallacies of Computational Analog | 송방섭 교수(U.S San Diego) | 2016.03.25 |
| 3 | Matlab을 이용한 Digital signal Processing | 김태훈 부교수(동의과학대) | 2015.11.09 |
| 2 | [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) | 송방섭 교수(U. C. San Diego) | 2014.10.31 |
| 1 | CMOS 이미지 센서 교육 | 이성수 상무(픽셀플러스) | 2014.10.31 |
교육자료
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 2 | Matlab을 이용한 digital signal processing | 윤성심 | 15.08.25 | 997 |
| 1 | Analog/RF/Mixed-signal circuit design trend in Silicon Valley for High-Speed Wir | 구재희 | 13.08.01 | 739 |
질문/답변
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 354 |
[답변] Corner Cell 생성중 process kill
signal_io_constraints -io_guide_object LEFT \ 명령에 문제가 있는 것일 겁니다&.. |
임석빈 | 22.12.20 | 13 |
| 353 |
[답변] Corner Cell 생성중 process kill
signal_io_constraints -io_guide_object LEFT \ 명령에 문제가 있는 것일 겁니다&.. |
선혜승 | 22.12.20 | 25 |
| 352 |
[답변] SS28-2202 공정 ESD 관련 문의
signal pad 와 receiver FET gates 사이에 놓이는 p+ polysilicon resistor 을 말합니다&.. |
선혜승 | 22.10.07 | 143 |
| 351 |
28n mpw io 관련 문의드려봅니다.
signal을 A에 연결하면 0은 정상적으로 나오나 1인 경우는 unknown으로 나오는 상황입니.. |
김용수 | 22.09.13 | 44 |
| 350 |
[답변] 28n mpw io 관련 문의드려봅니다.
signal을 A에 연결하면 0은 정상적으로 나오나 1인 경우는 unknown으로 나오는 상황입니.. |
선혜승 | 22.09.13 | 56 |
| 349 |
TCAD AC 측정 및 Vacuum 관련 질문
signal 'SIGKILL' (kill signal) gjob exits with status 1 입니다. 첨부파일.. |
왕동현 | 22.08.30 | 56 |
| 348 |
[답변] TCAD AC 측정 및 Vacuum 관련 질문
signal 'SIGKILL' (kill signal) gjob exits with status 1 입니다. 첨부파일.. |
이경옥 | 22.08.31 | 33 |
| 347 |
S28 Clock용 MUX
안녕하세요, KAIST 김주영 교수님 연구실 석사과정 임석빈 입니다. 이.. |
임석빈 | 22.08.25 | 29 |
| 346 |
[답변] S28 Clock용 MUX
IDEC 선혜승입니다 그런 셀은 따로 없습니다 그런데 samsung_fou.. |
선혜승 | 22.08.26 | 26 |
| 345 |
RF reflection을 볼 수 있는 Tool이 있을까요?
signal을 입력 신호로 넣어주었을 때, 그 안에서 reflection이 발생하는지 결과 파형으.. |
나웅대 | 22.08.15 | 10 |
| 344 |
[답변] RF reflection을 볼 수 있는 Tool이 있을까요?
signal을 입력 신호로 넣어주었을 때, 그 안에서 reflection이 발생하는지 결과 파형으.. |
조인신 | 22.08.16 | 23 |
| 343 |
design flow 관련 질문
signal routing이 될 여지가 있어 timing에서 이점을 얻으리라 기대했습니다만, routing .. |
장서윤 | 22.07.20 | 47 |
| 342 |
[답변] design flow 관련 질문
signal routing이 될 여지가 있어 timing에서 이점을 얻으리라 기대했습니다만, routing .. |
선혜승 | 22.07.20 | 38 |
| 341 |
[답변] design flow 관련 질문
signal routing이 될 여지가 있어 timing에서 이점을 얻으리라 기대했습니다만, routing .. |
장서윤 | 22.07.20 | 21 |
| 340 |
[답변] design flow 관련 질문
signal routing이 될 여지가 있어 timing에서 이점을 얻으리라 기대했습니다만, routing .. |
선혜승 | 22.07.20 | 117 |
| 339 |
PNR 과정에서 Half_A 관련하여 문의드립니다.
안녕하세요. 한양대학교 박사과정 박상수 입니다. Back-End PNR 과정에서 궁금.. |
박상수 | 22.07.07 | 49 |
| 338 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
IDEC 선혜승입니다 말씀하신 대로 HALF 에 대한 TDF 파일.. |
선혜승 | 22.07.08 | 25 |
| 337 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
안녕하세요. 말씀해주신 부분은 확인을 하였고, 에러가 발생된 부분을 좀더 확.. |
박상수 | 22.07.08 | 22 |
| 336 |
[답변] PNR 과정에서 Half_A 관련하여 문의드립니다.
IDEC 선혜승입니다 Half_A 라면 IO 셀이 아.. |
선혜승 | 22.07.08 | 65 |
| 335 |
Various errors encountered following suggested IDEC MPW digital flow
signal과 pad 포트의 routing이 되어있지 않아서 RC값이 계산이 되지 않아 rising, fall .. |
장서윤 | 22.06.14 | 43 |
자료실
| 제목 | 작성자 | 작성일 | 조회 | |
|---|---|---|---|---|
| 15 |
SerDes System 설계 관련 웨비나 공유
SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6.. |
김영지 | 21.03.10 | 1280 |
| 14 |
e2l-반도체공학-초고주파 반도체 물리학
영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대.. |
구재희 | 06.08.09 | 1981 |
| 13 |
e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체
영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, .. |
구재희 | 06.06.13 | 1459 |
| 12 |
e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성
signalIntegity 개요 : 키워드 : 배선, 신호의 무결성 |
구재희 | 05.09.07 | 1520 |
| 11 |
e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체
영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교.. |
구재희 | 04.12.30 | 852 |
| 10 |
e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성
signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal.. |
구재희 | 04.12.30 | 1060 |
| 9 |
e2l-디지털시스템-디지털 통신
signal representation, baseband transmission, passband transmission, transmission o.. |
구재희 | 08.07.16 | 815 |
| 8 |
e2l-디지털시스템-소프트웨어 래디오 설계 방법론
signal-processing platform for Software Defined Radio (SDR) applications such as Ta.. |
구재희 | 06.12.21 | 842 |
| 7 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :.. |
구재희 | 05.09.07 | 754 |
| 6 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, .. |
구재희 | 05.09.07 | 755 |
| 5 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이.. |
구재희 | 05.04.14 | 635 |
| 4 |
e2l-접적회로-CMOS Analog 설계
signal 해석, 회로설계 |
구재희 | 05.01.05 | 966 |
| 3 |
e2l-접적회로-CAD algorithms: design verification of VLSI systems
영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고.. |
구재희 | 04.12.30 | 831 |
| 2 |
e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout
영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이.. |
구재희 | 04.12.30 | 748 |
| 1 |
e2l-통신 및 신호처리-VLSI Digital signal Processing
영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, .. |
구재희 | 05.01.05 | 644 |
1