Logo

회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계


VOD
  제목 강사정보 등록일
13 Reliability of Analog and mixed-signal circuits 김병호 한양대학교 교수 2024.02.07
12 신호 및 전력 무결성 (signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. 김영우/교수/세종대 2023.03.17
11 CMOS Analog 전자회로 설계 - 2019(2) 박주성/이사/(주)텔로팜 2019.09.23
10 CMOS Analog 전자회로설계 - 2019 박주성/교수/부산대학교 2019.03.26
9 Matlab을 이용한 Digital signal Processing - 2019 김태훈/교수/동의과학대 2019.03.26
8 임베디드 시스템 설계_Digital Debugging 심규현 강사 한성대학교 2018.10.04
7 CMOS Analog 전자회로설계 최영식/교수/부경대학교 2018.02.20
6 CMOS Analog 전자회로 설계 박주성/교수/부산대학교 2016.12.12
5 CMOS Analog 회로설계 최영식/교수/부경대학교 2016.12.12
4 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
3 Matlab을 이용한 Digital signal Processing 김태훈 부교수(동의과학대) 2015.11.09
2 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
1 CMOS 이미지 센서 교육 이성수 상무(픽셀플러스) 2014.10.31
교육자료
  제목 작성자 작성일 조회
2 Matlab을 이용한 digital signal processing 윤성심 15.08.25 997
1 Analog/RF/Mixed-signal circuit design trend in Silicon Valley for High-Speed Wir 구재희 13.08.01 739
질문/답변
  제목 작성자 작성일 조회
274 [답변] Transient simulation과 PSS simulation 관련 질문입니다.

signal Analyses 부분이 도움이 될 것입니다.   [임현웅]님의 글 ===============..

임현웅 21.09.23 9
273 [답변] Transient simulation과 PSS simulation 관련 질문입니다.

signal analysis) 인데 tran 과 비교하는 것이 아닌 것으로 보입니다. PAC 와 비..

조인신 21.09.23 30
272 xmodel cosim(xcelium license 오류)

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : Xcelium EDA Tool 버전(SCL/LCU/M..

박우성 21.09.16 23
271 [답변] xmodel cosim(xcelium license 오류)

안녕하세요. IDEC 연구원 조인신입니다.   성균관대학교 전정훈 교수님은 IDEC ..

조인신 21.09.16 24
270 Synopsys Licence Tool

--EDA Tool정보-- EDA Tool 명(SCL/LCU/MGLS 포함) : scl_v2018.06-sp1 EDA Tool 버전(..

박성정 21.08.13 41
269 [답변] Synopsys Licence Tool

안녕하세요. IDEC 연구원 조인신입니다.   사용하고 있는 /etc/hosts 파일..

조인신 21.08.13 61
268 안녕하세요. Synopsys design compiler 관련 질문입니다.

signal (clk_pad)를 받아서 core 쪽으로 (clk_core) 쪽으로 전달하게 되는데, 이때 clk_..

문병민 21.07.28 28
267 [답변] 안녕하세요. Synopsys design compiler 관련 질문입니다.

signal (clk_pad)를 받아서 core 쪽으로 (clk_core) 쪽으로 전달하게 되는데, 이때 clk_..

선혜승 21.07.28 44
266 [답변] Synopsys waveview 실행 오류

waveview를 실행했을 때 다음과 같은 문구가 떠서 21.3월 SCL을 설치하고 구동하였습니다..

이찬형 21.07.19 45
265 [답변] Synopsys waveview 실행 오류

  IDEC 선혜승입니다     우선 서버 재부팅을 하시거나 &nb..

선혜승 21.07.19 25
264 [답변] Synopsys waveview 실행 오류

 현재 Synopsys back-end package Network license를 이용해서 본센터 서버를 환경..

이찬형 21.07.20 17
263 [답변] Synopsys waveview 실행 오류

  IDEC 선혜승입니다     wave view 는 CustomExplorer/P-2..

선혜승 21.07.20 38
262 [답변] Synopsys waveview 실행 오류

   말씀하신 대로 연구실 아이디로 로그인해서 확인한 결과 이전 정기신청의 ..

이찬형 21.07.19 122
261 [경북대] 수강 취소 문의 드립니다

안녕하십니까 개인적인 사정으로 '신호 및 전력 무결성 (signal/Power Integrity)를 고..

박태영 21.07.14 13
260 [경북대] [ 캠퍼스][답변] 수강 취소 문의 드립니다

안녕하십니까 경북대 IDEC 입니다. 수강취소 처리 하겠습니다. 감사합니다.  &n..

김지영 21.07.14 10
259 [답변] Cadence ADE L 시뮬레이션 오류 문의 드립니다.

signals because no waveform data is available for plotting. One of the possible re..

김세영 21.07.07 39
258 [답변] Cadence ADE L 시뮬레이션 오류 문의 드립니다.

signals because no waveform data is available for plotting. One of the possible re..

조인신 21.07.07 30
257 [답변] Cadence ADE L 시뮬레이션 오류 문의 드립니다.

signals because no waveform data is available for plotting. One of the possible re..

김세영 21.07.07 31
256 [답변] Cadence ADE L 시뮬레이션 오류 문의 드립니다.

signals because no waveform data is available for plotting. One of the possible re..

조인신 21.07.08 31
255 [답변] Cadence ADE L 시뮬레이션 오류 문의 드립니다.

signals because no waveform data is available for plotting. One of the possible re..

김세영 21.07.08 222
자료실
  제목 작성자 작성일 조회
15 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1280
14 e2l-반도체공학-초고주파 반도체 물리학

영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대..

구재희 06.08.09 1981
13 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, ..

구재희 06.06.13 1459
12 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : 키워드 : 배선, 신호의 무결성

구재희 05.09.07 1520
11 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교..

구재희 04.12.30 852
10 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal..

구재희 04.12.30 1060
9 e2l-디지털시스템-디지털 통신

signal representation, baseband transmission, passband transmission, transmission o..

구재희 08.07.16 815
8 e2l-디지털시스템-소프트웨어 래디오 설계 방법론

signal-processing platform for Software Defined Radio (SDR) applications such as Ta..

구재희 06.12.21 842
7 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :..

구재희 05.09.07 754
6 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, ..

구재희 05.09.07 755
5 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 05.04.14 635
4 e2l-접적회로-CMOS Analog 설계

signal 해석, 회로설계

구재희 05.01.05 966
3 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고..

구재희 04.12.30 831
2 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 04.12.30 748
1 e2l-통신 및 신호처리-VLSI Digital signal Processing

영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, ..

구재희 05.01.05 644
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Band pass Filter with Pseudo-Resistor for Biosensor signal Detection

최영완 14.09.22 7
참여교수 성과 - 특허 EMORY DEVICE BASED ON DOMAIN WALL MEMORY AND READING AND

EMORY DEVICE BASED ON DOMAIN WALL MEMORY AND READING ANDWRITING METHOD THEREOF, AND..

박종선 16.10.19 7
참여교수 성과 - 특허 SYNTHESIZING METHOD OF signal HAVING VARIABLE FREQUENCY AND SYNTHESI..

  

김재하 16.10.18 2
참여교수 성과 - 특허 송신기

signaling 기술을 적용한 transmitter에 대한 발명으로 데이터 transition에 소모되는 전..

유창식 16.09.29 4
참여교수 성과 - 논문 MEMS piezoelectric artificial basilar membrane with passive frequenc..

최홍수 14.09.20 1
참여교수 성과 - 특허 POWER AMPLIFIER WITH ADVANCED LINEARITY

signal; a high power amplification unit amplifying a signal suppressed by the input..

서철헌 15.09.07 3
참여교수 성과 - 특허 저스윙 저전력 니어-그라운드 시그널링 송수신기 및 그 동작 방법

【발명의 명칭】 저스윙 저전력 니어-그라운드 시그널링 송수신기 및 그 동작 방법{LOW-..

김종선 15.09.05 0
참여교수 성과 - 논문 Design and Measurement of a Compact On-interposer Passive Equalizer ..

김정호 14.09.19 4
참여교수 성과 - 논문 Long Life-Time Amorphous-InGaZnO TFT-Based Shift Register Using a Re..

정훈주 14.09.18 4
참여교수 성과 - 논문 Control of IMD Asymmetry of CMOS Power Amplifier for Broadband Opera..

김범만 14.09.18 3
참여교수 성과 - 논문 Design of crosstalk compensation passive equalizers for high-speed d..

김정호 14.09.18 4
참여교수 성과 - 특허 DIGITAL signal PROCESSOR AND DATA INPUTTING/OUTPUTTING METHOD

디지털 신호처리 프로세서 및 데이터 입출력 방법

박종선 15.09.02 3
참여교수 성과 - 논문 Control signal Aware Slice-Level Window Based Legalization Method fo..

한양대 캠퍼스 14.09.18 9
참여교수 성과 - 특허 APPARATUS AND METHOD FOR GENERATING RAMP signal

APPARATUS AND METHOD FOR GENERATING RAMP signal

김철우 15.09.02 5
참여교수 성과 - 논문 An 1.61mW mixed-signal column processor for BRISK feature extraction..

유회준 14.09.18 10
참여교수 성과 - 논문 Multi Sensor Voltage signal Conditioner with Adaptive Level Shift an..

유형준 14.09.18 12
참여교수 성과 - 특허 LOGIC GATE USING SCHMITT TRIGGER CIRCUIT

signals, perform a NAND logic operation, and output a first output signal; and a DT..

김소영 15.09.01 15
참여교수 성과 - 특허 Receiver, system including the same, and calibration method thereof

signal received from a clock channel by a predetermined time and output a second cl..

정덕균 15.09.01 9
참여교수 성과 - 특허 Level-down shifter

signal, and adjusting a first node voltage of the first node based on the reference..

정덕균 15.09.01 5
참여교수 성과 - 특허 Rail-to-rail comparator, pulse amplitude modulation receiver, and co..

signals to differential reference voltage.

범진욱 15.09.01 10
1 11 12 13 14 15 16 17 18