Logo

홈 회원가입로그인 ENGLISH naver youtube  
search 

AND 검색 : 단어사이 띄어쓰기.     예) 반도체⌒설계

OR    검색 : 단어사이 or 표기.       예) 반도체⌒or⌒설계
VOD
  제목 강사정보 등록일
13 Reliability of Analog and mixed-signal circuits 김병호 한양대학교 교수 2024.02.07
12 신호 및 전력 무결성 (signal_Power Integrity)를 고려한 Package, PCB 및 Intercon.. 김영우/교수/세종대 2023.03.17
11 CMOS Analog 전자회로 설계 - 2019(2) 박주성/이사/(주)텔로팜 2019.09.23
10 CMOS Analog 전자회로설계 - 2019 박주성/교수/부산대학교 2019.03.26
9 Matlab을 이용한 Digital signal Processing - 2019 김태훈/교수/동의과학대 2019.03.26
8 임베디드 시스템 설계_Digital Debugging 심규현 강사 한성대학교 2018.10.04
7 CMOS Analog 전자회로설계 최영식/교수/부경대학교 2018.02.20
6 CMOS Analog 전자회로 설계 박주성/교수/부산대학교 2016.12.12
5 CMOS Analog 회로설계 최영식/교수/부경대학교 2016.12.12
4 [무료세미나]Fallacies of Computational Analog 송방섭 교수(U.S San Diego) 2016.03.25
3 Matlab을 이용한 Digital signal Processing 김태훈 부교수(동의과학대) 2015.11.09
2 [무료세미나]How analog has been evolved_송방섭 교수(U. C. San Diego) 송방섭 교수(U. C. San Diego) 2014.10.31
1 CMOS 이미지 센서 교육 이성수 상무(픽셀플러스) 2014.10.31
교육자료
  제목 작성자 작성일 조회
2 Matlab을 이용한 digital signal processing 윤성심 15.08.25 997
1 Analog/RF/Mixed-signal circuit design trend in Silicon Valley for High-Speed Wir 구재희 13.08.01 739
질문/답변
  제목 작성자 작성일 조회
174 [답변] ESD drc 관련 문의드립니다.

signal pad는 다른 definition을 하지 않았습니다. ESD용 pfet과 nfet 모두 W/L = 2u/10..

권수린 20.01.12 20
173 [답변] ESD drc 관련 문의드립니다.

signal pad는 다른 definition을 하지 않았습니다. ESD용 pfet과 nfet 모두 W/L = 2u/10..

조인신 20.01.12 344
172 Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) gjob exits with status 1   이라고 나옵니다. ..

조성인 19.11.27 31
171 [답변] Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) gjob exits with status 1   이라고 나옵니다. ..

조인신 19.11.28 16
170 [답변] Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) gjob exits with status 1   이라고 나옵니다. ..

조성인 19.11.28 5
169 [답변] Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) 라고 되어 있는데 시뮬레이션을 하는 과정에서 process..

조인신 19.11.28 12
168 [답변] Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) 라고 되어 있는데 시뮬레이션을 하는 과정에서 process..

조성인 19.12.02 10
167 [답변] Sentaurus 관련 질문

signal 'SIGKILL' (kill signal) 라고 되어 있는데 시뮬레이션을 하는 과정에서 process..

조인신 19.12.02 48
166 Synopsys Custom Designer; simulation error for LPE in Inverter cmos circuit

signal and the simulation also adds another signal with the name VSS however, i hav..

Ibtesam 19.10.19 22
165 [답변] Synopsys Custom Designer; simulation error for LPE in Inverter cmos cir..

signal and the simulation also adds another signal with the name VSS however, i hav..

조인신 19.10.21 9
164 [답변] Synopsys Custom Designer; simulation error for LPE in Inverter cmos cir..

signals namely VSS and VSS_1. The inverter also does not invert the signal. Please ..

Ibtesam 19.10.21 7
163 [답변] Synopsys Custom Designer; simulation error for LPE in Inverter cmos cir..

signals namely VSS and VSS_1. The inverter also does not invert the signal. Please ..

조인신 19.10.22 23
162 [MPW] S28-1901 Digital library 관련 질문드립니다.

signal로 신청하였는데, 아직까지 digital library에 접근할 수 없는 건 저희 신청 양식..

서진오 19.10.08 23
161 [답변] [MPW] S28-1901 Digital library 관련 질문드립니다.

signal로 신청하였는데, 아직까지 digital library에 접근할 수 없는 건 저희 신청 양식..

선혜승 19.10.10 29
160 삼성 65nm bidirectional port PAD 문의

signal도 외부에서 받는 값이면, 외부와 바로 연결 (ex) .CI(PAD_WRITE_외부핀) ) 해야 ..

감동윤 19.08.26 28
159 [답변] 삼성 65nm bidirectional port PAD 문의

signal도 외부에서 받는 값이면, 외부와 바로 연결 (ex) .CI(PAD_WRITE_외부핀) ) 해야 ..

선혜승 19.08.26 31
158 [답변] [답변] 삼성 65nm bidirectional port PAD 문의

signal도 외부에서 받는 값이면, 외부와 바로 연결 (ex) .CI(PAD_WRITE_외부핀) ) 해야 ..

감동윤 19.08.26 23
157 [답변] [답변] [답변] 삼성 65nm bidirectional port PAD 문의

signal도 외부에서 받는 값이면, 외부와 바로 연결 (ex) .CI(PAD_WRITE_외부핀) ) 해야 ..

선혜승 19.08.26 44
156 [답변] [답변] [답변] [답변] [답변] [답변] [답변] DRC 에러때문에 질문드립니다

signal_pad parameter 에 대한 내용은 sourceme.bcd1340hp 에서 설정을 할 것이니 이 파..

조인신 19.08.16 30
155 [답변] [답변] Synopsys TCAD Sentaurus 관련 문의

감사합니다. 네트워크 라이센스 적용을 위해 연구실 HOSTNAME 등록 수정을 진행하고자 합..

최양규 19.08.07 18
1 ◀ 21 22 23 24 25 26 27 28 29 30
자료실
  제목 작성자 작성일 조회
15 SerDes System 설계 관련 웨비나 공유

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

김영지 21.03.10 1280
14 e2l-반도체공학-초고주파 반도체 물리학

영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대..

구재희 06.08.09 1981
13 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, ..

구재희 06.06.13 1459
12 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : 키워드 : 배선, 신호의 무결성

구재희 05.09.07 1520
11 e2l-반도체공학-반도체의 주요 응용 분야: 통신 및 신호처리와 반도체

영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교..

구재희 04.12.30 852
10 e2l-반도체공학-집적회로 설계 기술: 배선 및 신호의 무결성

signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal..

구재희 04.12.30 1060
9 e2l-디지털시스템-디지털 통신

signal representation, baseband transmission, passband transmission, transmission o..

구재희 08.07.16 815
8 e2l-디지털시스템-소프트웨어 래디오 설계 방법론

signal-processing platform for Software Defined Radio (SDR) applications such as Ta..

구재희 06.12.21 842
7 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :..

구재희 05.09.07 754
6 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, ..

구재희 05.09.07 755
5 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 05.04.14 635
4 e2l-접적회로-CMOS Analog 설계

signal 해석, 회로설계

구재희 05.01.05 966
3 e2l-접적회로-CAD algorithms: design verification of VLSI systems

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고..

구재희 04.12.30 831
2 e2l-접적회로-A/D 및 D/A 변환기 설계, 혼성모드 Layout

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

구재희 04.12.30 748
1 e2l-통신 및 신호처리-VLSI Digital signal Processing

영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, ..

구재희 05.01.05 644
1
기타 게시판
구분 제목 작성자 작성일 조회
참여교수 성과 - 논문 Analysis of the Impact of Alignment Errors on Electrical signal Tra..

홍슬기 24.12.19 3
참여교수 성과 - 논문 A UVM Testbench for Checking the Global Convergence of Analog/Mixed-..

김재하 24.12.18 16
참여교수 성과 - 논문 signal Shifting-based Reusable Redundant TSV Structure for Infrastru..

강성호 24.12.11 2
참여교수 성과 - 논문 A 1.96Vpp Input-Range 3rd-Order Noise-Shaping Pipelined-SAR ADC with..

유담 24.12.07 12
참여교수 성과 - 특허 DUOBINARY signalING BASED HIGH-SPEED COMMUNICATION METHOD AND APPARA..

DUOBINARY signalING BASED HIGH-SPEED COMMUNICATION METHOD AND APPARATUS

권경하 24.12.03 8
참여교수 성과 - 논문 An Energy-Efficient Dynamic Feedback Image signal Processor for Thre..

고종환 24.11.29 6
참여교수 성과 - 논문 An FPGA-Based Energy-Efficient Real-Time Hand Pose Estimation System..

고종환 24.11.29 7
참여교수 성과 - 논문 Optimization Method of Switch Small signal Performance

김정현 24.11.21 5
참여교수 성과 - 논문 On-Chip Sensor for Monitoring Crack Propagation in Solder Joints Usi..

정광현 24.11.13 6
공지사항 [홍보_반도체공학회 집적회로설계연구회]최신 반도체 집적회로 설계 기술..

IC Design Education Center(IDEC)   [반도체공학회 집적회로설..

이의숙 24.11.05 8586
개설 희망 강좌 신청 고속 Package/PCB에서 신호전력 무결성 (signal/Power Integrity) 및 전..

해당 강좌 수강을 희망하여 재개설 요청드립니다.

김수영 24.10.31 9992
개설 희망 강좌 신청 [ 캠퍼스][답변] [경북대]고속 Package/PCB에서 신호전력 무결성 (signal..

안녕하세요 경북대 IDEC 입니다. 아직 증원 계획은 없습니다. 아직 신청 기한이 많이 ..

김지영 24.07.04 9173
개설 희망 강좌 신청 [경북대]고속 Package/PCB에서 신호전력 무결성 (signal/Power Integrity..

고속 Package/PCB에서 신호전력 무결성 (signal/Power Integrity) 및 전자기적합성 (Elec..

김현민 24.07.04 9217
참여교수 성과 - 논문 Design of operator-based low power recording system for detecting co..

송윤규 24.06.21 7
참여교수 성과 - 논문 28-GHz CMOS Up-Conversion Mixer With Improved LO Second-Harmonic Lea..

남일구 24.06.12 67
참여교수 성과 - 논문 FPGA Implementation of an Artificial Intelligence signal Recognition..

김경기 24.06.04 14
참여교수 성과 - 논문 DMT 3L4W: A 3-Lane 4-Wire signaling With Discrete Multitone Modulati..

김가인 24.03.13 34
참여교수 성과 - 논문 A 264-to-287GHz, −2.5dBm Output Power, and −92dBc/Hz 1MHz-Phase-No..

이상국 24.03.05 18
참여교수 성과 - 특허 DATA EMBEDDED CLOCK signalING TRANSCEIVER AND SYSTEM COMPRISING THE ..

DATA EMBEDDED CLOCK signalING TRANSCEIVER AND SYSTEM COMPRISING THE SAME

김병섭 24.03.04 38
참여교수 성과 - 논문 Review: A Speculative Divide-and-Conquer Optimization Method for Lar..

김병섭 24.03.04 21
1 2 3 4 5 6 7 8 9 10 ▶ 18