통합검색

  Synopsys를 잘 사용하다가 전원 off 이후에 다음과 같이 실행 후에 라이센스가 ..

    IDEC 선혜승입니다      메시지를 보니 MULTIPLE 이..

signals to control trans ( on-off) is 1.8V but may be permitted gate voltage is low..

signals to control trans ( on-off) is 1.8V but may be permitted gate voltage is low..

 안녕하세요,   답변 주셔서 정말 감사드립니다. 안내해 주신대로 1. hos..

lmgrd 와 lmreread 메시지 중간에 보면 Cannot create lock file. Old lockfile exists...

해결 되었습니다. 정말 감사합니다!     [조인신 ]님의글 ===============..

signal simulation   AMS 매뉴얼은 Virtuoso 설치 폴더에 있습니다. /IC61..

signal simulation   AMS 매뉴얼은 Virtuoso 설치 폴더에 있습니다. /IC61..

signal simulation   AMS 매뉴얼은 Virtuoso 설치 폴더에 있습니다. /IC61..

안녕하세요.    기본정보   License file은 아래와 같이 수정했습니..

안녕하세요. IDEC 연구원 조인신입니다.   금일 IDEC 행사가 있어 답변이 ..

 안녕하세요.  자세한 답변들을 통해 이해가 가네요.  첫번째 답변은 ./..

첨부하신 Log 메시지만 보면 라이선스 데몬 구동에 문제는 없는 것 같습니다. 현재..

매번 빠른 답변 감사드립니다.   1. OS   [root@iic 64bit]# cat /etc/ce..

OS 버전이 높은데 LCU 버전이 낮아 문제가 되는 것일 수도 있습니다. 우선 LCU 버..

  [root@iic 64bit]# ./lmstat -a -c Cadence20180629.txt lmstat - Copyright (c)..

log 파일의 내용 중 HostID of the License Server: "38d547013bd0 38d547013bcf" ..

network 카드가 두개네요 [root@iic ~]# ifconfig -aenp7s0: flags=4163<UP,BROADCAS..

signal입니다. 따라서 매우 늦은 시점까지 clock pulse가 존재하게 되는데, 이 때, MAI..

SerDes 설계에 참고 할 수 있는 다양한 웨비나 리스트를 아래 공유 드립니다. (웨비나 6..

영문제목 : RF Semiconductor Physics 개요 : 초고주파대역의 반도체물리 및 소자에 대..

영문제목 : communication & semiconductor 개요 : 키워드 : VLSI, Communication, ..

signalIntegity 개요 : 키워드 : 배선, 신호의 무결성

영문제목 : communication & semiconductor 개요 : ● 전송 및 교환, 모뎀: 전전자식 교..

signalIntegity 개요 : ● Scaling ● Low-k ● Copper ●지연 시간 ●전송선 모델 ● signal..

signal representation, baseband transmission, passband transmission, transmission o..

signal-processing platform for Software Defined Radio (SDR) applications such as Ta..

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : 키워드 :..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : 키워드 : ADC, ..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

signal 해석, 회로설계

영문제목 : CAD algorithms: design verification of VLSI systems 개요 : ● CAD 알고..

영문제목 : Design of ADC and DAC and Mixed-signal Layout 개요 : ● CAD 알고리즘이..

영문제목 : VLSI Digital signal Processing 개요 : 디지털 신호처리는 비디오 압축, ..

signal and the flying adder synthesizes the fractional frequency using them with th..

Category Analog & Mixed signal > Power Management Circuit > Others Descripti..

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

Category Analog & Mixed signal > Others Description Piezoelectric (PE) tra..

Category Analog & Mixed signal > Power Management Circuit > DC-DC Converter > Oth..

Category Analog & Mixed signal > Data Converter > A/D Converter > (Resolution) Un..

signal with the divided feedback signal.

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

Category Analog & Mixed signal > Timing/Clock Circuit > PLL > (Output Freq.) Over..

IDEC, 설계 환경 다변화를 위해 실바코 AMS 디자인 플로우 도입 대한민국, 서울 -2014-0..

signal 회로 설계자 모집   ◆ ㈜코아리버 기업정보   설립일 – 2005..

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

IP Name : A 14b 50MS/s 1.17mm2 146.1mW 0.13um CMOS ADC IP Version : 1.0 Categor..

IP Name : A 12b 100MS/s 1.34mm2 25.3mW 0.11um CMOS ADC IP Version : 3.0 Categor..

signals from various sensors 적용된(될) Chip의 Application : various sensor appli..

IP Name : A high efficiency PWM DC-DC buck converter with 2.7V to 4.2V supply for m..

IP Name : A 10b 10MS/s 0.26mm2 2.3mW 0.11um CMOS SAR ADC IP Version : 2.2 Categ..

signals to speakers in audio systems 적용된(될) Chip의 Application : DTV, PC audi..

IP Name : A 14b 100MS/s 1.20mm2 78.4mW 0.13um CMOS ADC IP Version : 2.2 Categor..